-
公开(公告)号：CN118502711A
公开(公告)日：2024-08-16
申请号：CN202410632261.9
申请日：2024-05-21
Applicant: 中国科学院计算技术研究所
IPC: G06F7/505 , G06F7/53 , G06N3/063 , G06N3/0464 , G06N3/042
Abstract: 本发明提出一种神经向量检索加速器、及应用其的神经向量检索方法，该加速器包含：外设接口单元，用以接收外部控制信号，从内存中读取输入数据送入缓冲区中；乘积引擎，与外设接口单元耦接，用以读取输入向量及中心点向量，计算输入向量和中心点向量之间的点积或距离，取得第一计算结果；位置生成单元，与外设接口单元耦接，用以依据外部控制信号计算索引位置和结果位置；索引引擎，与乘积引擎、位置生成单元耦接，用以依据索引位置和结果位置，从外设接口单元中获取查找地址，依据查询地址从第一计算结果中索引数据并求和，得到第二计算结果。该加速器降低了神经向量检索的计算和存储访问开销，节省硬件资源。
-
公开(公告)号：CN109581183B
公开(公告)日：2020-07-10
申请号：CN201811234934.6
申请日：2018-10-23
Applicant: 中国科学院计算技术研究所
IPC: G01R31/28
Abstract: 本发明涉及一种集成电路的安全测试方法与结构。本发明包括四种工作模式：注册模式，用于获取物理不可克隆函数的所有激励响应对；认证模式，用于验证测试者的权限；测试模式，用于测试集成电路；功能模式，用于电路正常功能运行。本发明还包括三种模块：Bias PUF组模块，用于对测试者的权限进行认证；Multiplexer模块，控制扫描链上的数据流，减少对测试时间的影响；Mask模块，用于保护扫描链上的关键数据不被泄露。本发明能够在不牺牲可测试性的前提下保证扫描链的安全性。
-
公开(公告)号：CN109557449B
公开(公告)日：2020-04-03
申请号：CN201811235172.1
申请日：2018-10-23
Applicant: 中国科学院计算技术研究所
IPC: G01R31/28
Abstract: 本发明提出一种集成电路难测路径的选择方法。本发明包括：利用动静态协同分析，计算和校准逻辑值为0或为1的概率；根据所计算概率，从输出向输入方向寻找跳变沿传输概率小的路径；为所选路径生成测试向量，判断路径有效性。本发明通过动静态协同分析方法提高了概率计算精度，进而有效寻找出集成电路中的难测路径，为保证集成电路测试覆盖率提供重要支撑。
-
公开(公告)号：CN107066707A
公开(公告)日：2017-08-18
申请号：CN201710188024.8
申请日：2017-03-27
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
CPC classification number: G06F17/5081 , G06F17/505
Abstract: 本发明提出一种使用快照的可调试性设计追踪方法及装置，涉及集成电路可调试性设计技术领域，该方法包括步骤1，设置追踪缓存与快照缓存的容量，确定追踪信号的宽度限制与快照信号的宽度限制；步骤2，根据所述追踪信号与所述快照信号的宽度限制，生成寄存器簇并迭代选择寄存器簇，从而确定所述追踪信号与所述快照信号；步骤3，根据所述追踪信号与所述快照信号，设置追踪结构，其中所述追踪结构包括追踪控制器、触发器、追踪总线、追踪缓存、快照缓存。本发明可以显著的提高调试数据的状态恢复率，增加硅后调试的可观测性，缩短硅后调试时间；本发明可以确定性的恢复关键信号；本发明可以减少追踪信号选择方法的运行时间。
-
公开(公告)号：CN104539547A
公开(公告)日：2015-04-22
申请号：CN201410647643.5
申请日：2014-11-14
Applicant: 中国科学院计算技术研究所
IPC: H04L12/771 , H04L12/701
Abstract: 本发明提供一种用于三维集成电路片上网络的路由器，包括路由分流子模块，第一交叉开关子模块和第二交叉开关子模块；所述路由分流子模块用于将来自路由器输入端口的数据包分配至所述第一交叉开关子模块或者第二交叉开关子模块，所述第一交叉开关子模块的输出端与所述路由器的一部分输出端口连接，所述第二交叉开关子模块的输出端与所述路由器的另一部分输出端口连接。本发明还提供了相应的用于三维集成电路片上网络的路由方法。本发明能在三维集成电路片上网络的路由器出现永久性故障的情况下保障通信的正常运行，并兼顾较高的通信性能，较高的可靠性和较低的系统开销。并且，本发明能够以低成本实现防死锁。
-
Patent Agency Ranking
公开(公告)号：CN102221671B
公开(公告)日：2013-04-03
申请号：CN201110078659.5
申请日：2011-03-30
Applicant: 中国科学院计算技术研究所
IPC: G01R31/3177
Abstract: 本发明提供了信号稳定性检测器以及采用该信号稳定性检测器的时延测试装置。所述时延测试装置在每一个关键的组合逻辑输出点都设置了一个相应的信号稳定性检测器，用于检测在组合逻辑信号的稳定阶段内每个关键组合逻辑点输出的信号是否发生翻转；以及设置了一个全局错误信号生成器，用于在于当任何一个信号稳定性检测器检测到了组合逻辑信号在检测范围内发生翻转时生成一个全局错误信号，用来指示电路的定时失效。为了有效地支持离线时延测试，还在电路的扫描链中应用了一个局部扫描使能信号生成器。该时延测试装置可以有效地进行在线时延故障检测，又能对离线时延故障检测提供有效地支持，而且硬件开销比较低。
-
公开(公告)号：CN101414489B
公开(公告)日：2012-09-05
申请号：CN200710176138.7
申请日：2007-10-19
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及一种容错存储器及其纠错容错方法，其中的容错存储器包括：第1层存储器阵列、第1层译码逻辑、公有冗余行、公有冗余列和第1层存储器纠错容错电路，所述第1层存储器阵列由若干个第0层存储器组成；所述第0层存储器包括第0层存储器阵列、第0层译码逻辑、私有冗余行、私有冗余列和第0层存储器纠错容错电路；所述第0层存储器阵列由若干个存储器字组成。其纠错容错方法是首先利用第0层的私有冗余行和冗余列对故障进行替换，如无法替换，则利用第1层的公有冗余行和冗余列对故障进行替换。本发明的优点包括：降低了存储器对测试和修复仪器的依赖，降低了存储器的成本；本发明具有良好的修复效率，提高了存储器的成品率。
-
公开(公告)号：CN102435931A
公开(公告)日：2012-05-02
申请号：CN201110341368.0
申请日：2011-11-02
Applicant: 中国科学院计算技术研究所
IPC: G01R31/28
Abstract: 本发明提供一种基于测量漏电变化的在线电路老化预测方法，包括：步骤一、在电路处于空闲时，向关键通路上的关键门施加多个测量向量，得到对应于所有测量向量的所有关键门漏电变化的线性方程；步骤二、联立对应于所有测量向量的所有关键门漏电变化的线性方程，以形成关键门的漏电变化线性方程组；步骤三、求解关键门漏电变化线性方程组，得到所有关键门漏电变化量，一条关键通路的漏电变化量是这条通路上所有关键门的漏电变化量之和；和步骤四、根据关键通路的漏电变化量和时延变化量之间的相关性来预测关键通路由于NBTI效应导致的老化。通过测量漏电变化来预测电路由于NBTI效应导致的老化，避免电路执行功能操作时产生的实时噪声对测量精度的影响。
-
公开(公告)号：CN101706554B
公开(公告)日：2012-03-14
申请号：CN200910236849.8
申请日：2009-11-02
Applicant: 中国科学院计算技术研究所
IPC: G01R31/3177
Abstract: 本发明公开了用于部分增强型扫描时延测试的触发器选择方法及系统。该方法包括下列步骤：对电路中利用增强型扫描测试方法得到可测的跳变时延故障集合进行故障精简，得到精简后的故障全集；利用精简后的故障集合，计算电路中所有通用扫描触发器的0(1)激活相关度；利用精简后的故障集合，计算电路中所有通用扫描触发器的0(1)敏化相关度；计算电路中通用扫描触发器的0(1)可控度；根据通用扫描触发器的0(1)激活相关度、0(1)敏化相关度和0(1)可控度，计算电路中每个通用扫描触发器的选择函数值，从而在限定的增强型扫描触发器数量下，依次把相同数量的具有最大选择函数值的通用扫描触发器替换成增强型扫描触发器。
-
公开(公告)号：CN101764125B
公开(公告)日：2012-01-11
申请号：CN201010033983.0
申请日：2010-01-07
Applicant: 中国科学院计算技术研究所
IPC: H01L23/544 , H01L21/66
Abstract: 本发明涉及一种超速时延测试系统和方法，系统包括时钟信号选择器和位于被测电路扫描链上的测试时钟生成模块。所述测试时钟生成模块，用于根据在扫描移入阶段扫描移入的控制位生成测试时钟，将所述测试时钟输入所述时钟信号选择器；所述测试时钟包含加载边缘和捕获边缘，所述加载边缘和所述捕获边缘的时延差代表超速测试时的时钟周期。所述时钟信号选择器，根据选择信号和全局扫描使能信号，从所述测试时钟、被测电路的工作时钟、和扫描时钟中选择，将选择的时钟输入被测电路时钟树上，用于支持完成所期望的时延测试。本发明通过在片内生成频率可编程的测试时钟，能够有效检测被测电路中的小时延缺陷。
-
-
-
-
-
-
-
-
-
Search Results
92
records
(took 0.053 seconds)
