-
公开(公告)号：CN102221671A
公开(公告)日：2011-10-19
申请号：CN201110078659.5
申请日：2011-03-30
Applicant: 中国科学院计算技术研究所
IPC: G01R31/3177
Abstract: 本发明提供了信号稳定性检测器以及采用该信号稳定性检测器的时延测试装置。所述时延测试装置在每一个关键的组合逻辑输出点都设置了一个相应的信号稳定性检测器，用于检测在组合逻辑信号的稳定阶段内每个关键组合逻辑点输出的信号是否发生翻转；以及设置了一个全局错误信号生成器，用于在于当任何一个信号稳定性检测器检测到了组合逻辑信号在检测范围内发生翻转时生成一个全局错误信号，用来指示电路的定时失效。为了有效地支持离线时延测试，还在电路的扫描链中应用了一个局部扫描使能信号生成器。该时延测试装置可以有效地进行在线时延故障检测，又能对离线时延故障检测提供有效地支持，而且硬件开销比较低。
-
公开(公告)号：CN101706553B
公开(公告)日：2012-02-01
申请号：CN200910236848.3
申请日：2009-11-02
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种片上通路时延测量电路及方法。所述测量电路，包括多级测量单元，并且从最后一级测量单元到第一级测量单元，每级测量单元的测量分辨率以2的倍数递增；每一级测量单元，包括：第一多路选择器、第二多路选择器、第三多路选择器、第四多路选择器、上升沿敏感触发器、第一时延单元、第二时延单元、第三时延单元和第四时延单元，以及第五时延单元和第六时延单元。
-
公开(公告)号：CN101764125A
公开(公告)日：2010-06-30
申请号：CN201010033983.0
申请日：2010-01-07
Applicant: 中国科学院计算技术研究所
IPC: H01L23/544 , H01L21/66
Abstract: 本发明涉及一种超速时延测试系统和方法，系统包括时钟信号选择器和位于被测电路扫描链上的测试时钟生成模块。所述测试时钟生成模块，用于根据在扫描移入阶段扫描移入的控制位生成测试时钟，将所述测试时钟输入所述时钟信号选择器；所述测试时钟包含加载边缘和捕获边缘，所述加载边缘和所述捕获边缘的时延差代表超速测试时的时钟周期。所述时钟信号选择器，根据选择信号和全局扫描使能信号，从所述测试时钟、被测电路的工作时钟、和扫描时钟中选择，将选择的时钟输入被测电路时钟树上，用于支持完成所期望的时延测试。本发明通过在片内生成频率可编程的测试时钟，能够有效检测被测电路中的小时延缺陷。
-
Patent Agency Ranking
公开(公告)号：CN101706554A
公开(公告)日：2010-05-12
申请号：CN200910236849.8
申请日：2009-11-02
Applicant: 中国科学院计算技术研究所
IPC: G01R31/3177
Abstract: 本发明公开了用于部分增强型扫描时延测试的触发器选择方法及系统。该方法包括下列步骤：对电路中利用增强型扫描测试方法得到可测的跳变时延故障集合进行故障精简，得到精简后的故障全集；利用精简后的故障集合，计算电路中所有通用扫描触发器的0(1)激活相关度；利用精简后的故障集合，计算电路中所有通用扫描触发器的0(1)敏化相关度；计算电路中通用扫描触发器的0(1)可控度；根据通用扫描触发器的0(1)激活相关度、0(1)敏化相关度和0(1)可控度，计算电路中每个通用扫描触发器的选择函数值，从而在限定的增强型扫描触发器数量下，依次把相同数量的具有最大选择函数值的通用扫描触发器替换成增强型扫描触发器。
-
公开(公告)号：CN102221671B
公开(公告)日：2013-04-03
申请号：CN201110078659.5
申请日：2011-03-30
Applicant: 中国科学院计算技术研究所
IPC: G01R31/3177
Abstract: 本发明提供了信号稳定性检测器以及采用该信号稳定性检测器的时延测试装置。所述时延测试装置在每一个关键的组合逻辑输出点都设置了一个相应的信号稳定性检测器，用于检测在组合逻辑信号的稳定阶段内每个关键组合逻辑点输出的信号是否发生翻转；以及设置了一个全局错误信号生成器，用于在于当任何一个信号稳定性检测器检测到了组合逻辑信号在检测范围内发生翻转时生成一个全局错误信号，用来指示电路的定时失效。为了有效地支持离线时延测试，还在电路的扫描链中应用了一个局部扫描使能信号生成器。该时延测试装置可以有效地进行在线时延故障检测，又能对离线时延故障检测提供有效地支持，而且硬件开销比较低。
-
公开(公告)号：CN101706554B
公开(公告)日：2012-03-14
申请号：CN200910236849.8
申请日：2009-11-02
Applicant: 中国科学院计算技术研究所
IPC: G01R31/3177
Abstract: 本发明公开了用于部分增强型扫描时延测试的触发器选择方法及系统。该方法包括下列步骤：对电路中利用增强型扫描测试方法得到可测的跳变时延故障集合进行故障精简，得到精简后的故障全集；利用精简后的故障集合，计算电路中所有通用扫描触发器的0(1)激活相关度；利用精简后的故障集合，计算电路中所有通用扫描触发器的0(1)敏化相关度；计算电路中通用扫描触发器的0(1)可控度；根据通用扫描触发器的0(1)激活相关度、0(1)敏化相关度和0(1)可控度，计算电路中每个通用扫描触发器的选择函数值，从而在限定的增强型扫描触发器数量下，依次把相同数量的具有最大选择函数值的通用扫描触发器替换成增强型扫描触发器。
-
公开(公告)号：CN101764125B
公开(公告)日：2012-01-11
申请号：CN201010033983.0
申请日：2010-01-07
Applicant: 中国科学院计算技术研究所
IPC: H01L23/544 , H01L21/66
Abstract: 本发明涉及一种超速时延测试系统和方法，系统包括时钟信号选择器和位于被测电路扫描链上的测试时钟生成模块。所述测试时钟生成模块，用于根据在扫描移入阶段扫描移入的控制位生成测试时钟，将所述测试时钟输入所述时钟信号选择器；所述测试时钟包含加载边缘和捕获边缘，所述加载边缘和所述捕获边缘的时延差代表超速测试时的时钟周期。所述时钟信号选择器，根据选择信号和全局扫描使能信号，从所述测试时钟、被测电路的工作时钟、和扫描时钟中选择，将选择的时钟输入被测电路时钟树上，用于支持完成所期望的时延测试。本发明通过在片内生成频率可编程的测试时钟，能够有效检测被测电路中的小时延缺陷。
-
公开(公告)号：CN101706553A
公开(公告)日：2010-05-12
申请号：CN200910236848.3
申请日：2009-11-02
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种片上通路时延测量电路及方法。所述测量电路，包括多级测量单元，并且从最后一级测量单元到第一级测量单元，每级测量单元的测量分辨率以2的倍数递增；每一级测量单元，包括：第一多路选择器、第二多路选择器、第三多路选择器、第四多路选择器、上升沿敏感触发器、第一时延单元、第二时延单元、第三时延单元和第四时延单元，以及第五时延单元和第六时延单元。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.038 seconds)
