-
公开(公告)号：CN104837047A
公开(公告)日：2015-08-12
申请号：CN201510231055.8
申请日：2015-05-08
Applicant: 中国科学院自动化研究所
IPC: H04N21/43 , H04N21/242
CPC classification number: H04N21/4307 , H04N21/242
Abstract: 本发明公开了一种分布式视频同步播放浏览编辑系统和方法，该系统包括多个分布式视频同步播放浏览编辑子系统和网络设备，每个分布式视频同步播放浏览编辑子系统又包括：路由设备、网络命令数据传输模块、视频播放浏览模块、视频编辑模块和视频数据存取模块。本发明同时还提出一种分布式视频同步播放浏览编辑方法本发明不仅能够控制多个分布式设备的视频播放、浏览，还允许多用户同时在线对同一个视频的编辑操作。
-
公开(公告)号：CN104991884B
公开(公告)日：2017-12-05
申请号：CN201510340625.7
申请日：2015-06-18
Applicant: 中国科学院自动化研究所
IPC: G06F15/76
Abstract: 本发明提供的异构多核SoC体系结构设计方法，包括：根据应用领域算法中函数的运行时间和访问次数，获取第一调用函数集；通过分析第一调用函数集的计算特征，设计仿真输入激励；根据应用领域的设计需求，确定第一SoC体系结构的探索空间；修剪第一SoC体系结构的探索空间，得到第二SoC体系结构的探索空间；从第二SoC体系结构的探索空间中随机选取变量组合，对各组SoC体系结构进行仿真和综合，得到运行时间，芯片面积和功耗；将变量组合、运行时间、芯片面积和功耗利用机器学习算法，训练得到回归模型或分类模型；利用上述模型探索第二SoC体系结构的探索空间，并从中选取满足多个约束条件的SoC体系结构。本发明可以实现最优的异构多核SoC体系结构设计。
-
公开(公告)号：CN104935831A
公开(公告)日：2015-09-23
申请号：CN201510324926.0
申请日：2015-06-12
Applicant: 中国科学院自动化研究所
IPC: H04N5/262
Abstract: 本发明提供一种并行多相位图像插值装置和方法，所述装置包括：局部存储器、第一访存控制单元、第二访存控制单元、源图像数据缓冲单元、行滤波器系数缓冲单元、乘累加器、第三访存控制单元和状态机；所述第一访存控制单元用于获取局部存储器中的源图像数据并缓存到源图像数据缓冲单元；所述第二访存控制单元用于获取局部存储器中的行滤波器系数并缓存到行滤波器系数缓冲单元；所述源图像数据缓冲单元用于分别向各乘累加器输入源图像数据；所述行滤波器系数缓冲单元用于向乘累加器广播源图像数据对应的行滤波器系数；所述乘累加器用于对源图像数据执行乘累加运算得到中间结果。本发明所述插值装置可重构且支持任意阶插值滤波器因而通用性好。
-
Patent Agency Ranking
公开(公告)号：CN104935831B
公开(公告)日：2017-10-27
申请号：CN201510324926.0
申请日：2015-06-12
Applicant: 中国科学院自动化研究所
IPC: H04N5/262
Abstract: 本发明提供一种并行多相位图像插值装置和方法，所述装置包括：局部存储器、第一访存控制单元、第二访存控制单元、源图像数据缓冲单元、行滤波器系数缓冲单元、乘累加器、第三访存控制单元和状态机；所述第一访存控制单元用于获取局部存储器中的源图像数据并缓存到源图像数据缓冲单元；所述第二访存控制单元用于获取局部存储器中的行滤波器系数并缓存到行滤波器系数缓冲单元；所述源图像数据缓冲单元用于分别向各乘累加器输入源图像数据；所述行滤波器系数缓冲单元用于向乘累加器广播源图像数据对应的行滤波器系数；所述乘累加器用于对源图像数据执行乘累加运算得到中间结果。本发明所述插值装置可重构且支持任意阶插值滤波器因而通用性好。
-
公开(公告)号：CN104899385A
公开(公告)日：2015-09-09
申请号：CN201510332821.X
申请日：2015-06-16
Applicant: 中国科学院自动化研究所
IPC: G06F17/50
Abstract: 本发明提供的异构多核的SoC设计评估系统，包括：组件抽象建模模块，用于对总线的主从组件进行抽象建模，其中，所述主从组件包括协处理器；设计空间定义模块，用于根据片上系统SoC设计需求设置各个变量和所述各个变量对应的取值范围；性能指标评估模块，用于根据所述各个变量和所述取值范围构建第一SoC结构，并对所述第一SoC结构进行仿真评估和综合评估，从而获取所述SoC的性能指标；模型训练与探索模块，用于利用所述性能指标和所述各个变量，通过机器学习算法进行模型训练，获得预测模型或分类模型；体系结构寻优模块，用于利用所述预测模型或所述分类模型选取第二SoC结构。本发明可以极大程度的辅助完成异构多核SoC体系结构的设计和评估。
-
公开(公告)号：CN103105930A
公开(公告)日：2013-05-15
申请号：CN201310016705.8
申请日：2013-01-16
Applicant: 中国科学院自动化研究所
IPC: G06F3/01
Abstract: 本发明公开了一种基于视频图像的交互式智能输入方法，该方法使设备可以实现用户非接触式操作，通过采集用户双手的运动路径，速度及加速度等信息，实现实体键盘的输入功能，并将采集到的信息以字符流的格式输出，供上层软件调用实现定制化应用。该方法还可以根据用户双手运动范围的变化，实现虚拟键盘操作范围的动态调整。用户双手在图像采集设备工作区域内时，显示设备上会显示虚拟键盘及虚拟用户手指的相对位置，用户可以通过手指的敲击动作，实现显示设备上虚拟键盘的相应按键操作。考虑到兼容各种用户敲击键盘动作的习惯，设备提供虚拟键盘输入的监督功能，根据用户撤销及确认动作的频率来纠正各种非键盘输入动作带来的准确性偏差。此方法特征在于用户输入不需任何辅助定位区域及辅助定位物体，在图像采集设备工作区域内任意空间均可实现。因此本发明具有成本低、适用性广、智能交互的特点。本发明还提供了一种基于该方法的实现装置。
-
公开(公告)号：CN104991884A
公开(公告)日：2015-10-21
申请号：CN201510340625.7
申请日：2015-06-18
Applicant: 中国科学院自动化研究所
IPC: G06F15/76
Abstract: 本发明提供的异构多核SoC体系结构设计方法，包括：根据应用领域算法中函数的运行时间和访问次数，获取第一调用函数集；通过分析第一调用函数集的计算特征，设计仿真输入激励；根据应用领域的设计需求，确定第一SoC体系结构的探索空间；修剪第一SoC体系结构的探索空间，得到第二SoC体系结构的探索空间；从第二SoC体系结构的探索空间中随机选取变量组合，对各组SoC体系结构进行仿真和综合，得到运行时间，芯片面积和功耗；将变量组合、运行时间、芯片面积和功耗利用机器学习算法，训练得到回归模型或分类模型；利用上述模型探索第二SoC体系结构的探索空间，并从中选取满足多个约束条件的SoC体系结构。本发明可以实现最优的异构多核SoC体系结构设计。
-
公开(公告)号：CN104899076A
公开(公告)日：2015-09-09
申请号：CN201510342090.7
申请日：2015-06-18
Applicant: 中国科学院自动化研究所
IPC: G06F9/455
Abstract: 本发明提出一种超大规模集成电路门级网表仿真的加速方法，步骤为：1，对集成电路各个模块的验证程序进行单独设计，筛选有效的寄存器进行配置，形成精简的仿真激励；2，对寄存器进行配置，利用精简的仿真激励，对SOC的RTL级代码进行仿真验证，设置关键寄存器和关键时间点，获取并保存关键寄存器在关键时间点的输出值；3，依据保存的关键寄存器在关键时间点的输出值，筛选出输出值与初始值不同的关键寄存器；4，门级网表仿真运行开始后，在合适的时间点，利用获取的关键寄存器的输出值的对步骤3中筛选的关键寄存器进行赋值，继续进行门级网表仿真工作。本发明可以极大缩短超大规模集成电路门级网表的仿真时间，提高验证效率。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.028 seconds)
