-
公开(公告)号：CN117290067A
公开(公告)日：2023-12-26
申请号：CN202311111559.7
申请日：2023-08-31
Applicant: 中国科学院自动化研究所
IPC: G06F9/48 , G06T1/20 , G06T1/60 , G06N3/0464 , G06N3/08
Abstract: 本发明属于深度学习领域，具体涉及了一种基于深度优先数据调度的分块卷积计算专用架构、方法和设备，旨在解决现有的GPU设备在进行前向推理时，难以避免大量的排外数据交互影像卷积推理效率的问题。本发明包括：将训练好的卷积模型的模型结构存入调度器，将权重参数存入Weights模块，block读取当前输入特征图像的一个block大小的特征作为特征图，Block‑wise Convolution模块调用特征图和权重参数，完成当前层运算，将当前层运算结果存入内部存储器中，优先进行下级网络的计算，若当前层的特征图小于一个block大小。本发明提高了卷积推理的效率，且对小模型仅需少量内部存储器即可实现高效推理。
-
公开(公告)号：CN114970608A
公开(公告)日：2022-08-30
申请号：CN202210489333.X
申请日：2022-05-06
Applicant: 中国科学院自动化研究所
Abstract: 本发明提供一种基于眼电信号的人机交互方法及系统，该方法包括：从多个方位上采集目标对象的眼电信号，并根据所述目标对象的眼电信号确定分类模型的输入信息；将所述输入信息输入所述分类模型的特征提取层，得到所述多个方位上的眼电信号的融合特征；将所述融合特征输入所述分类模型的分类层，得到所述目标对象的视线方向类别；根据所述目标对象的视线方向类别对应的控制策略，对与人机交互设备连接的输入设备进行移动操作，以对人机交互设备进行控制；其中，所述分类模型根据样本对象的多个方位上的眼电信号、以及样本对象的视线方向类别进行训练获取。本发明实现简单有效的人机交互的同时，可减少人机交互的软件和硬件成本。
-
公开(公告)号：CN114819122A
公开(公告)日：2022-07-29
申请号：CN202210316689.3
申请日：2022-03-28
Applicant: 中国科学院自动化研究所
Inventor： 尹志刚
IPC: G06N3/063
Abstract: 本申请提供一种基于脉冲神经网络的数据处理方法及装置。所述方法包括：将输入数据产生的各脉冲信号序列进行压缩，获取所述输入数据的各压缩编码；对各所述压缩编码通过脉冲神经网络进行池化，获取目标数据。本申请实施例提供的基于脉冲神经网络的数据处理方法，通过将脉冲信号序列进行压缩来形成压缩编码，使得压缩编码的长度，相较于脉冲信号序列的长度大幅度减少，从而在进行存储时，对脉冲存储空间的需求呈指数级的缩小。且由于形成的压缩编码的长度短，因此在进行池化计算时，其计算时间可得到指数级的缩小，提高了池化效率，进而提高了对输入SNN网络模型的数据的处理效率。
-
公开(公告)号：CN112949831B
公开(公告)日：2021-10-01
申请号：CN202110315074.4
申请日：2021-03-24
Applicant: 中国科学院自动化研究所
Abstract: 本发明属于卷积神经网络领域，具体涉及了一种基于分块卷积的深度优先数据调度方法、系统及设备，旨在解决现有的卷积模型计算方法需要逐层进行计算，保存中间结果特征图需要占用大量内存而不宜部署在全硬件设备中的问题。本发明包括：将输入的特征图像分为多个block，逐个调用各block进行卷积或最大池化生成下一层特征图，若下一层特征图达到预设block大小继续向下一层调用获得更深层的特征图，若下一层特征图小于预设block大小则返回第0层进行调用，直至完成推理过程。本发明避免了存储大量卷积层中间结果所带来的内存消耗，提高卷积模型在全硬件设备上的推理效率。
-
公开(公告)号：CN101847093B
公开(公告)日：2013-09-04
申请号：CN201010162202.8
申请日：2010-04-28
Applicant: 中国科学院自动化研究所
Abstract: 本发明公开了一种具有可重构低功耗数据交织网络的数字信号处理器，包括一个N路并行向量运算单元、一个N路并行向量寄存器堆、一个N路并行向量存储器和一个N路可重构并行数据交织网络，其中，N路可重构并行数据交织网络用于连接N路并行向量运算单元、N路并行向量寄存器堆和N路并行向量存储器，并管理其中的数据传输。利用本发明，通过该N路可重构并行数据交织网络，数据可以连续不间断的并行传输并在需要时直接从N路并行向量运算单元运算结果旁路至操作数输入，而不经过N路并行向量寄存器堆和/或N路并行向量存储器，克服了传统数据传输管理技术局限性，提高了数据传送的效率，降低了功耗，满足了不同宽度数据交织的需求。
-
Patent Agency Ranking
公开(公告)号：CN101833468B
公开(公告)日：2013-05-08
申请号：CN201010162391.9
申请日：2010-04-28
Applicant: 中国科学院自动化研究所
IPC: G06F9/45
Abstract: 本发明公开了一种在高性能计算系统中生成向量处理指令集结构的方法，该方法包括：步骤1：分析数字信号处理领域内的核心算法，得到各核心算法的逻辑表达式；步骤2：从该逻辑表达式中抽象出数字信号处理领域内的向量元操作；步骤3：根据抽象出的向量元操作，生成针对专用向量指令语法和行为的向量处理指令集结构。利用本发明，生成了适合于特定领域的向量处理指令集，大大提高了处理器的性能。
-
公开(公告)号：CN101840324B
公开(公告)日：2012-03-28
申请号：CN201010162368.X
申请日：2010-04-28
Applicant: 中国科学院自动化研究所
IPC: G06F7/57
Abstract: 本发明公开了一种支持复数运算和子字并行的64位定浮点乘法器，该乘法器由四个32位乘法器组合而成，其中每个32位乘法器均包含一个作为输出的“进位”串和一个作为输出的“和”串，四个32位乘法器共包含四个“进位”串和四个“和”串，该四个“进位”串和该四个“和”串通过一个8-2压缩器进行压缩，得到一个新的“进位”串和一个新的“和”串，然后求和作为该乘法器的输出。利用本发明，降低了关键通路延时，减小了运算资源开销。
-
公开(公告)号：CN110880038A
公开(公告)日：2020-03-13
申请号：CN201911196648.X
申请日：2019-11-29
Applicant: 中国科学院自动化研究所
Abstract: 本发明属于深度学习领域，具体涉及一种基于FPGA的加速卷积计算的系统、卷积神经网络，旨在为了解决解决现有技术中的上述问题。本发明包括：参数量化模块，存储各卷积层的定点化后的权值参数、尺度、偏置；参数加载模块，将定点化后的CNN模型参数文件加载到FPGA中；输入模块，获取输入数据定点化后的低比特数据；卷积计算模块，将输入数据的特征图矩阵拆分为多个小矩阵依次加载到FPGA中，根据卷积核的数量分批进行卷积计算；输出模块，各小矩阵对应的卷积计算结果进行合并作为下一层的输入图像；本发明在硬件FPGA上保证了网络模型精度损失很小的前提下，减少网络模型的存储，实现加速卷积计算。
-
公开(公告)号：CN101847093A
公开(公告)日：2010-09-29
申请号：CN201010162202.8
申请日：2010-04-28
Applicant: 中国科学院自动化研究所
Abstract: 本发明公开了一种具有可重构低功耗数据交织网络的数字信号处理器，包括一个N路并行向量运算单元、一个N路并行向量寄存器堆、一个N路并行向量存储器和一个N路可重构并行数据交织网络，其中，N路可重构并行数据交织网络用于连接N路并行向量运算单元、N路并行向量寄存器堆和N路并行向量存储器，并管理其中的数据传输。利用本发明，通过该N路可重构并行数据交织网络，数据可以连续不间断的并行传输并在需要时直接从N路并行向量运算单元运算结果旁路至操作数输入，而不经过N路并行向量寄存器堆和/或N路并行向量存储器，克服了传统数据传输管理技术局限性，提高了数据传送的效率，降低了功耗，满足了不同宽度数据交织的需求。
-
公开(公告)号：CN101840383A
公开(公告)日：2010-09-22
申请号：CN201010162192.8
申请日：2010-04-28
Applicant: 中国科学院自动化研究所
Abstract: 本发明公开了一种支持连续/离散地址多数据并行访问的可配置存储器结构，包括：存储阵列，用于储存数据，由存储单元按行和列排列构成，每个存储单元对应一个唯一的行列地址；处理数据输入输出的控制电路，用于处理数据的读出和写入行为；处理读写信号的控制电路，用于产生读写行为需要的控制信号；配置传输方式的控制寄存器，用于设置访问存储器的方式，该方式是连续地址多数据访问或离散地址多数据访问；地址选通电路，用于决定每个存储阵列使用哪组地址总线作为自己的地址线。利用本发明，实现了数据传输方式的多样化，进而满足了处理器对存储器进行高吞吐、高并行的数据访问需求。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.03 seconds)
