公开(公告)号：CN110880038A

公开(公告)日：2020-03-13

申请号：CN201911196648.X

申请日：2019-11-29

Applicant: 中国科学院自动化研究所

Inventor： 尹志刚 ,  雷小康

IPC: G06N3/063 ,  G06N3/04

Abstract: 本发明属于深度学习领域，具体涉及一种基于FPGA的加速卷积计算的系统、卷积神经网络，旨在为了解决解决现有技术中的上述问题。本发明包括：参数量化模块，存储各卷积层的定点化后的权值参数、尺度、偏置；参数加载模块，将定点化后的CNN模型参数文件加载到FPGA中；输入模块，获取输入数据定点化后的低比特数据；卷积计算模块，将输入数据的特征图矩阵拆分为多个小矩阵依次加载到FPGA中，根据卷积核的数量分批进行卷积计算；输出模块，各小矩阵对应的卷积计算结果进行合并作为下一层的输入图像；本发明在硬件FPGA上保证了网络模型精度损失很小的前提下，减少网络模型的存储，实现加速卷积计算。

公开(公告)号：CN110880038B

公开(公告)日：2022-07-01

申请号：CN201911196648.X

申请日：2019-11-29

Applicant: 中国科学院自动化研究所

Inventor： 尹志刚 ,  雷小康

IPC: G06N3/063 ,  G06N3/04

Abstract: 本发明属于深度学习领域，具体涉及一种基于FPGA的加速卷积计算的系统、卷积神经网络，旨在为了解决解决现有技术中的上述问题。本发明包括：参数量化模块，存储各卷积层的定点化后的权值参数、尺度、偏置；参数加载模块，将定点化后的CNN模型参数文件加载到FPGA中；输入模块，获取输入数据定点化后的低比特数据；卷积计算模块，将输入数据的特征图矩阵拆分为多个小矩阵依次加载到FPGA中，根据卷积核的数量分批进行卷积计算；输出模块，各小矩阵对应的卷积计算结果进行合并作为下一层的输入图像；本发明在硬件FPGA上保证了网络模型精度损失很小的前提下，减少网络模型的存储，实现加速卷积计算。