-
公开(公告)号：CN108647289B
公开(公告)日：2022-01-21
申请号：CN201810422766.7
申请日：2018-05-05
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06F16/22
Abstract: 本发明涉及基于布谷哈希和布隆过滤器的Hash建表方法。本发明将存储空间划分为m个组，每组包含一个存储表和n个过滤表，每个过滤表对应一个Hash函数，共有m*n个不同的Hash函数；另外选取m*n个不同的Hash函数备用；定义一个max_insert值，如果对某次输入数据的操作次数超过所述max_insert值，则表示填表失败。本发明提供的建表方法，有效地提高了空间利用率，利于在有限的硬件存储空间上进行设计开发。且不限制m的取值，m可以取任意设计者认为合适的值，相对于很多传统Hash建表方法来说，具有更高的灵活性。同时，本发明消除了对Hash函数选取的限制，更加易用。
-
公开(公告)号：CN109146065A
公开(公告)日：2019-01-04
申请号：CN201811160079.9
申请日：2018-09-30
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06N3/04
CPC classification number: G06N3/0454
Abstract: 本发明属于卷积神经网络运算技术领域，特别涉及一种二维数据的卷积运算方法及装置，通过起始地址、目的地址、子二维数据块的长度、子二维数据块的宽度以及子二维数据块与原二维数据块的行偏差地址，可以完成任意长度二维数据块的子二维数据块的访问，将子二维数据块与对应的子卷积核进行卷积运算得到子二维数据块的卷积运算结果，并将所有子二维数据块的卷积运算结果累加，得到原二维数据块的卷积运算结果，使基于移位寄存器链的卷积运算加速器实现任意长宽卷积核的卷积运算，运算灵活性高，程序映射简单。
-
公开(公告)号：CN108920339A
公开(公告)日：2018-11-30
申请号：CN201810807006.8
申请日：2018-07-21
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06F11/32
Abstract: 本发明属于芯片系统异常上报处理技术领域，特别是涉及一种系统异常上报方法及装置,接收功能模块发送的异常指示信号；根据所述功能模块的异常指示信号，在所述功能模块中选取待上报异常模块；获取待上报异常模块的异常信息，所述异常信息至少包括待上报异常模块的信息和异常类型；将待上报异常模块的异常信息上报至中央处理器。这种方式可以从发生异常的模块中选择需要上传的模块，提高了异常上传的效率，降低了中央处理器的占用率，综合提升了用户体验度。
-
公开(公告)号：CN108667826A
公开(公告)日：2018-10-16
申请号：CN201810379919.4
申请日：2018-04-25
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: H04L29/06
CPC classification number: H04L63/1441
Abstract: 本发明涉及网络设备安全防护技术领域，尤其涉及一种基于四模异构冗余处理器的调度装置和调度方法。所述调度装置包括：四模异构冗余处理器、随机数发生器、资源调度管理器和结果处理器。所述调度方法包括：随机数发生器生成随机数，向资源调度管理器发送随机数；资源调度管理器根据随机数通过计算得到调度参数决定对四模异构冗余处理器进行调度的方式和时间；结果处理器处理四模异构冗余处理器的输出结果，并输出最终结果，向资源调度管理器反馈四模异构冗余处理器的行为状态；资源调度管理器根据反馈信息决定对四模异构冗余处理器进行调度的方式和时间，对四模异构冗余处理器进行管理操作。本发明提高了系统整体的可靠性和可用性。
-
公开(公告)号：CN108965300B
公开(公告)日：2021-06-18
申请号：CN201810806999.7
申请日：2018-07-21
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
Abstract: 本发明属于数据包生成技术领域，特别是涉及一种数据包生成方法、装置及计算机可读存储介质，该方法包括：接收待生成数据包包头内各个关键字段所在的目标字节的目标值、掩码和任意相邻的两个所述目标字节之间的间隔值；针对每个所述目标字节，将所述目标值添加到所述目标字节中与所述掩码中第一预设值对应的比特位上，将所述目标字节中与所述掩码中第二预设值对应的比特位上添加第二预设值补位，得到目标字节值；根据多个所述目标字节值及根据所述间隔值确定的补位字符串生成与所述目标协议类型对应的包头内容；将所述包头内容和预设的数据字段进行封装，得到所述待生成数据包。本发明能够提高数据包生成过程效率。
-
Patent Agency Ranking
公开(公告)号：CN108848093B
公开(公告)日：2021-02-09
申请号：CN201810645671.1
申请日：2018-06-21
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: H04L29/06 , H04L12/775
Abstract: 本发明提供一种路由计算单元和网络节点设备。该路由计算单元包括：多核处理器，以及分别与所述多核处理器连接的输入接口和输出接口；所述输入接口用于接收协议控制数据；所述多核处理器用于通过运行多套预设异构协议栈软件对所述协议控制数据进行计算处理得到多个计算结果，根据所述多个计算结果确定路由数据；所述输出接口用于输出所述路由数据。该网络节点设备包括至少一个上述的路由计算单元。本发明可以有效防御针对路由计算单元的攻击，防御方式可靠、实用，从而提高了网络节点设备的安全性。
-
公开(公告)号：CN109286471A
公开(公告)日：2019-01-29
申请号：CN201811162441.6
申请日：2018-09-30
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: H04L1/00
CPC classification number: H04L1/0061
Abstract: 本发明属于数据通信技术领域，特别涉及一种面向SRIO控制器的CRC校验方法及装置，将指定位宽的输入数据通过补零逻辑模块进行补零操作得到补零后的数据，根据CRC计算控制状态机的状态值得到选择模块的数据，将补零后的数据与选择模块的数据通过CRC计算模块进行CRC计算得到中间CRC计算结果，将中间CRC计算结果通过CRC输出锁存器得到锁存数据，将锁存数据输出，同时将锁存数据输入给选择模块，与再次接收的输入数据重新进行CRC计算，当输入数据接收完毕时，得到CRC输出锁存器输出的最终CRC计算结果，若最终CRC计算结果为0，则接收的输入数据是正确的。本发明减少了相关计算逻辑、延迟以及硬件面积，实现了SRIO控制器接收端快速的CRC计算和校验。
-
公开(公告)号：CN111158636B
公开(公告)日：2022-04-05
申请号：CN201911220379.6
申请日：2019-12-03
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种可重构计算结构及乘累加计算处理阵列的路由寻址方法、装置。该结构中，可重构计算模块包括至少一个乘累加计算处理阵列，每个乘累加计算处理阵列包括ram单元和算式生成器，每个ram单元由四个ram块拼接而成，每个ram单元均由相应的计算算粒与其对应，用来完成典型的乘累加运算，每个算式生成器有四个接口，可通过接口与周边的ram单元连接。本发明提出的可重构计算结构，通过构建包含ram单元和算式生成器的乘累加计算处理阵列，每个阵列内部和阵列之间可通过算式生成器将各个ram单元互联，进而将将若干个乘累加计算处理阵列形成网状结构，相比传统的总线型或crossbar型互联结构而言，本互联结构逻辑电路设计简单。
-
公开(公告)号：CN109286471B
公开(公告)日：2021-01-22
申请号：CN201811162441.6
申请日：2018-09-30
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: H04L1/00
Abstract: 本发明属于数据通信技术领域，特别涉及一种面向SRIO控制器的CRC校验方法及装置，将指定位宽的输入数据通过补零逻辑模块进行补零操作得到补零后的数据，根据CRC计算控制状态机的状态值得到选择模块的数据，将补零后的数据与选择模块的数据通过CRC计算模块进行CRC计算得到中间CRC计算结果，将中间CRC计算结果通过CRC输出锁存器得到锁存数据，将锁存数据输出，同时将锁存数据输入给选择模块，与再次接收的输入数据重新进行CRC计算，当输入数据接收完毕时，得到CRC输出锁存器输出的最终CRC计算结果，若最终CRC计算结果为0，则接收的输入数据是正确的。本发明减少了相关计算逻辑、延迟以及硬件面积，实现了SRIO控制器接收端快速的CRC计算和校验。
-
公开(公告)号：CN108829546A
公开(公告)日：2018-11-16
申请号：CN201810645073.4
申请日：2018-06-21
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06F11/16
Abstract: 本发明涉及数据处理技术领域，尤其涉及超时机制控制方法和装置。本发明的超时机制控制方法，包括：获取多个执行体中的每个执行体执行任务对应的历史执行时间；确定多个执行体中最先完成当前任务对应的执行时间为标准值；根据所述标准值和所述每个执行体执行任务对应的历史执行时间，逐一计算所述多个执行体中的除去标准值对应的执行体的每个执行体执行当前任务的超时阈值；将所述超时阈值发送给所述输出仲裁器，以使输出仲裁器根据超时阈值，对所述多个执行体输出的数据及时进行判决。还公开了超时机制控制装置，包括：获取模块；确定模块；计算模块；判决模块。本发明有效的提高了执行效率，且操作简单。
-
-
-
-
-
-
-
-
-
Search Results
230
records
(took 0.069 seconds)
