基底结合设备和利用其结合基底的方法

    公开(公告)号:CN109935524B

    公开(公告)日:2024-04-09

    申请号:CN201811465732.2

    申请日:2018-12-03

    Abstract: 一种基底结合设备和一种结合基底的方法,该设备包括:上卡盘,将第一基底固定到上卡盘的下表面上,使得第一基底向下变形为凹表面轮廓;下卡盘,布置在上卡盘下方并且将第二基底固定到下卡盘的上表面上,使得第二基底向上变形为凸表面轮廓;以及卡盘控制器,控制上卡盘和下卡盘以分别固定第一基底和第二基底,并且生成将第二基底的形状从平坦表面轮廓改变为凸表面轮廓的形状参数。

    制造基板结构的方法
    2.
    发明授权

    公开(公告)号:CN108389793B

    公开(公告)日:2024-01-23

    申请号:CN201810093986.X

    申请日:2018-01-31

    Abstract: 一种制造基板结构的方法包括:提供在第一表面上包括第一器件区域的第一基板;提供在第二表面上包括第二器件区域的第二基板,使得第一器件区域的宽度大于第二器件区域的宽度;以及接合第一基板和第二基板,使得第一器件区域和第二器件区域彼此面对并且彼此电连接。

    晶片结合装置和包括晶片结合装置的晶片结合系统

    公开(公告)号:CN109103124B

    公开(公告)日:2023-10-13

    申请号:CN201810521429.3

    申请日:2018-05-25

    Abstract: 本发明提供一种晶片结合装置,用于在晶片结合工艺和/或包括所述晶片结合装置的晶片结合系统中精确地检测晶片的结合状态。所述晶片结合装置包括:第一支撑板,包括第一表面和用于真空吸附在第一表面上设置的第一晶片的真空槽;第二支撑板,包括面对第一表面的第二表面。第二晶片在第二表面上。所述晶片结合装置和/或所述晶片结合系统包括位于第一支撑板的中心部分处的结合引发器和位于第一支撑板上的区域传感器,所述区域传感器被配置为检测第一晶片与第二晶片之间的结合的传播状态。

    半导体封装件
    4.
    发明公开
    半导体封装件 审中-实审

    公开(公告)号:CN115763465A

    公开(公告)日:2023-03-07

    申请号:CN202210876662.X

    申请日:2022-07-25

    Abstract: 提供了一种半导体封装件。所述半导体封装件包括结合在一起的第一半导体芯片和第二半导体芯片,其中,第一半导体芯片包括第一半导体基底、顺序地堆叠在第一半导体基底的第一表面上的第一半导体元件层和第一布线结构、在第一布线结构上的第一连接垫和第一测试垫以及连接到第一连接垫的第一前侧结合垫,其中,第二半导体芯片包括第二半导体基底,顺序地堆叠在第二半导体基底的第三表面上的第二半导体元件层和第二布线结构以及在第二半导体基底的第四表面上结合到第一前侧结合垫的第一后侧结合垫,并且其中,第一测试垫不电连接到第二半导体芯片。

    半导体封装
    5.
    发明公开
    半导体封装 审中-公开

    公开(公告)号:CN118782565A

    公开(公告)日:2024-10-15

    申请号:CN202410263252.7

    申请日:2024-03-06

    Abstract: 一种半导体封装,包括:衬底;衬底上的半导体层;半导体层上的布线结构;在布线结构上并连接到布线结构的连接焊盘;在布线结构上并连接到布线结构的测试焊盘;彼此水平间隔开的测试焊盘和连接焊盘;第一衬垫膜,位于布线结构上并具有第一接合焊盘沟槽;第二衬垫膜,位于第一衬垫膜上并具有第二接合焊盘沟槽;第一接合焊盘,包括与第一衬垫膜接触的阻挡层以及在阻挡层上的金属层;以及第二接合焊盘,填充第二接合焊盘沟槽的内部并与第二衬垫膜接触,其中第二衬垫膜一体地覆盖阻挡层和金属层的上表面。

    半导体器件
    7.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN117352483A

    公开(公告)日:2024-01-05

    申请号:CN202310540116.3

    申请日:2023-05-12

    Abstract: 可以提供一种半导体器件,包括:衬底;布线图案,在衬底中;钝化层,在衬底上,钝化层和衬底包括穿透钝化层和衬底中的每一个的一部分并朝向布线图案延伸的第一凹部;柱体,连接到布线图案,并且包括在第一凹部内的第一部分和在第一部分上并从钝化层的顶表面突出的第二部分;信号凸块,包括:种子层,在柱体上;下凸块,在种子层上;以及上凸块,在下凸块上;以及传热凸块,与信号凸块间隔开,并且与布线图案电绝缘,并且传热凸块包括:另一种子层,在钝化层上;另一下凸块,在另一种子层上;以及另一上凸块,在另一下凸块上。

    半导体封装
    8.
    发明公开
    半导体封装 审中-实审

    公开(公告)号:CN114256221A

    公开(公告)日:2022-03-29

    申请号:CN202111096279.4

    申请日:2021-09-17

    Abstract: 一种半导体封装包括:包括第一半导体芯片在内的第一结构以及在所述第一结构上的第二结构。所述第二结构包括第二半导体芯片、在所述第二半导体芯片的侧面上并且与所述第二半导体芯片水平地间隔开的半导体图案、所述第二半导体芯片与所述半导体图案之间的绝缘间隙填充图案以及贯通电极结构。所述贯通电极结构中的至少一个贯通电极结构贯穿所述第二半导体芯片的至少一部分或贯穿所述半导体图案。

    晶片键合装置
    9.
    发明公开
    晶片键合装置 审中-公开

    公开(公告)号:CN111987014A

    公开(公告)日:2020-11-24

    申请号:CN202010440382.5

    申请日:2020-05-22

    Abstract: 提供一种晶片键合装置,该晶片键合装置包括:下支撑板,配置为在下支撑板的上表面上结构地支撑第一晶片;下结构,与下支撑板相邻并在垂直于下支撑板的上表面的垂直方向上可移动;上支撑板,配置为在上支撑板的下表面上结构地支撑第二晶片;以及上结构,与上支撑板相邻并在垂直方向上可移动。

Patent Agency Ranking