公开(公告)号：CN103715240A

公开(公告)日：2014-04-09

申请号：CN201310128726.9

申请日：2013-04-15

Applicant: 三星电子株式会社

Inventor： 全佑彻 ,  朴永焕 ,  吴在浚 ,  金景妍 ,  金俊溶 ,  朴基烈 ,  申在光 ,  黄瑄珪

IPC: H01L29/778 ,  H01L29/06

CPC classification number: H01L29/778 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/42316 ,  H01L29/7786

Abstract: 本发明提供了一种常闭型高电子迁移率晶体管（HEMT）。该常闭型HEMT包括：沟道层，具有第一氮化物半导体；沟道供应层，包括在沟道层上的第二氮化物半导体以将二维电子气（2DEG）诱导到沟道层；源电极和漏电极，布置在沟道供应层的两侧；耗尽形成层，在沟道供应层上以在2DEG的至少局部区域中形成耗尽区并且具有至少两个厚度；栅绝缘层，在所述耗尽形成层上；以及栅电极，在所述栅绝缘层上以接触所述耗尽形成层。

公开(公告)号：CN120035165A

公开(公告)日：2025-05-23

申请号：CN202410780055.2

申请日：2024-06-17

Applicant: 三星电子株式会社

Inventor： 梁成锡 ,  金桑贤 ,  金钟燮 ,  金俊溶 ,  朴俊赫 ,  吴在浚 ,  李政昱

IPC: H10D30/47 ,  H10D62/10

Abstract: 本公开涉及半导体器件。一种示例半导体器件包括：沟道层；阻挡层，所述阻挡层位于所述沟道层上并且包括与所述沟道层中包括的材料比具有不同的能带隙的材料；栅电极，所述栅电极位于所述阻挡层上；栅极半导体层，所述栅极半导体层位于所述阻挡层与所述栅电极之间；保护层，所述保护层位于所述阻挡层和所述栅电极上；源电极和漏电极，所述源电极和所述漏电极位于所述栅电极的两侧并且延伸穿过所述保护层，以覆盖所述沟道层和所述阻挡层的侧表面；以及扩散阻挡层，所述扩散阻挡层位于所述保护层内，覆盖所述阻挡层和所述栅电极并且包括氮。

公开(公告)号：CN117855262A

公开(公告)日：2024-04-09

申请号：CN202311031978.X

申请日：2023-08-16

Applicant: 三星电子株式会社

Inventor： 朴俊赫 ,  吴在浚 ,  黄瑄珪 ,  金宝蓝 ,  金钟燮 ,  金俊溶 ,  黄仁俊

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/20 ,  H01L29/205

Abstract: 半导体器件和制造半导体器件的方法。所述半导体器件可包括沟道层上的势垒层、势垒层上的栅电极、势垒层与栅电极之间的栅极半导体层、以及沟道层上的彼此间隔开的源极和漏极。势垒层可具有比沟道层大的能带隙。栅极半导体层可包括接触势垒层的第一表面、接触栅电极的第二表面、以及连接第一表面与第二表面的侧壁。栅极半导体层的第二表面的区域可比第一表面的区域窄。栅极半导体层的侧壁可包括具有不同斜率的多个表面。

公开(公告)号：CN112687732B

公开(公告)日：2024-02-02

申请号：CN202010337504.8

申请日：2020-04-26

Applicant: 三星电子株式会社

Inventor： 朴永焕 ,  金钟燮 ,  金俊溶 ,  朴俊赫 ,  申东澈 ,  吴在浚 ,  丁秀真 ,  黄瑄珪 ,  黄仁俊

IPC: H01L29/20 ,  H01L29/205 ,  H01L29/778

Abstract: 一种半导体薄膜结构以及包括其的电子器件，该半导体薄膜结构可以包括衬底、在衬底上的缓冲层以及在缓冲层上的半导体层，使得缓冲层在半导体层和衬底之间。缓冲层可以包括多个单元层。所述多个单元层中的每个单元层可以包括具有第一带隙能量和第一厚度的第一层、具有第二带隙能量和第二厚度的第二层以及具有第三带隙能量和第三厚度的第三层。单元层的第一层、第二层和第三层中的具有最低的带隙能量的一个层可以在该单元层的第一层、第二层和第三层中的另外两个层之间。

公开(公告)号：CN115346981A

公开(公告)日：2022-11-15

申请号：CN202210285504.7

申请日：2022-03-22

Applicant: 三星电子株式会社

Inventor： 黄瑄珪 ,  金钟燮 ,  金俊溶 ,  朴永焕 ,  朴俊赫 ,  吴在浚 ,  黄仁俊

IPC: H01L27/085 ,  H01L21/8232 ,  H01L29/10 ,  H01L29/778

Abstract: 一种半导体集成电路器件，包括：沟道层、势垒层、在势垒层上彼此间隔开的第一p型半导体层和第二p型半导体层；以及在第一p型半导体层和第二p型半导体层上的钝化层。钝化层可以使第一p型半导体层和第二p型半导体层中的至少一个的掺杂剂部分地失活。

公开(公告)号：CN115207099A

公开(公告)日：2022-10-18

申请号：CN202111419130.5

申请日：2021-11-26

Applicant: 三星电子株式会社

Inventor： 金俊溶 ,  黃瑄珪 ,  金钟燮 ,  朴俊赫

IPC: H01L29/40 ,  H01L29/778 ,  H01L21/335

Abstract: 提供了一种功率器件及制造该功率器件的方法。该功率器件可以包括沟道层、在沟道层的相应侧的源极和漏极、在沟道层上在源极和漏极之间的栅极、覆盖源极、漏极和栅极的钝化层、以及在钝化层中的多个场板。所述多个场板可以具有不同的厚度。所述多个场板可以具有不同的宽度、不同的图案形状、或者不同的宽度和不同的图案形状两者。

公开(公告)号：CN112993028A

公开(公告)日：2021-06-18

申请号：CN202011107929.6

申请日：2020-10-16

Applicant: 三星电子株式会社

Inventor： 丁秀真 ,  金钟燮 ,  金俊溶 ,  朴永焕 ,  朴俊赫 ,  申东澈 ,  吴在浚 ,  黄瑄珪 ,  黄仁俊

IPC: H01L29/778 ,  H01L29/423 ,  H01L29/06 ,  H01L21/335

Abstract: 公开了一种半导体器件和一种制造该半导体器件的方法。该半导体器件包括：包括沟道的沟道层；在沟道层上的沟道供应层；在沟道供应层上的沟道分隔图案；在沟道分隔图案上的栅电极图案；以及电场弛豫图案，其在与沟道层的上表面平行的第一方向上从栅电极图案的第一侧表面突出。沟道层和沟道供应层之间的界面与沟道相邻。栅电极图案在第一方向上的尺寸不同于沟道分隔图案在第一方向上的尺寸。栅电极图案和电场弛豫图案形成单个结构。

公开(公告)号：CN112993028B

公开(公告)日：2024-03-15

申请号：CN202011107929.6

申请日：2020-10-16

Applicant: 三星电子株式会社

Inventor： 丁秀真 ,  金钟燮 ,  金俊溶 ,  朴永焕 ,  朴俊赫 ,  申东澈 ,  吴在浚 ,  黄瑄珪 ,  黄仁俊

IPC: H01L29/778 ,  H01L29/423 ,  H01L29/06 ,  H01L21/335

Abstract: 公开了一种半导体器件和一种制造该半导体器件的方法。该半导体器件包括：包括沟道的沟道层；在沟道层上的沟道供应层；在沟道供应层上的沟道分隔图案；在沟道分隔图案上的栅电极图案；以及电场弛豫图案，其在与沟道层的上表面平行的第一方向上从栅电极图案的第一侧表面突出。沟道层和沟道供应层之间的界面与沟道相邻。栅电极图案在第一方向上的尺寸不同于沟道分隔图案在第一方向上的尺寸。栅电极图案和电场弛豫图案形成单个结构。

公开(公告)号：CN112687732A

公开(公告)日：2021-04-20

申请号：CN202010337504.8

申请日：2020-04-26

Applicant: 三星电子株式会社

Inventor： 朴永焕 ,  金钟燮 ,  金俊溶 ,  朴俊赫 ,  申东澈 ,  吴在浚 ,  丁秀真 ,  黄瑄珪 ,  黄仁俊

IPC: H01L29/20 ,  H01L29/205 ,  H01L29/778

Abstract: 一种半导体薄膜结构以及包括其的电子器件，该半导体薄膜结构可以包括衬底、在衬底上的缓冲层以及在缓冲层上的半导体层，使得缓冲层在半导体层和衬底之间。缓冲层可以包括多个单元层。所述多个单元层中的每个单元层可以包括具有第一带隙能量和第一厚度的第一层、具有第二带隙能量和第二厚度的第二层以及具有第三带隙能量和第三厚度的第三层。单元层的第一层、第二层和第三层中的具有最低的带隙能量的一个层可以在该单元层的第一层、第二层和第三层中的另外两个层之间。