集成电路器件
    1.
    发明授权

    公开(公告)号:CN110391286B

    公开(公告)日:2024-01-23

    申请号:CN201910007087.8

    申请日:2019-01-04

    Abstract: 本发明提供一种集成电路器件,该集成电路器件包括:基板,具有第一区域和第二区域;第一鳍隔离绝缘部分,在第一区域和第二区域的每个中,并在第一方向上具有第一宽度;在第一区域和第二区域的每个中的一对鳍型有源区,在第一鳍隔离绝缘部分在其间的情况下彼此间隔开,并在第一方向上以直线延伸;在第一区域和第二区域的每个中的一对第二鳍隔离绝缘部分,分别接触第一鳍隔离绝缘部分的两个侧壁,所述两个侧壁面对第一方向上的相反侧;以及多个栅极结构,在第二方向上延伸并包括多个虚设栅极结构。

    集成电路器件
    2.
    发明授权

    公开(公告)号:CN110364527B

    公开(公告)日:2023-10-03

    申请号:CN201910103246.4

    申请日:2019-02-01

    Abstract: 一种集成电路器件包括:衬底,包括第一器件区和第二器件区;在第一器件区上的第一鳍状物分隔绝缘部分;成对的第一鳍型有源区,在第一器件区中彼此隔开且其间具有第一鳍状物分隔绝缘部分,并沿第一水平方向共线地延伸;第二鳍状物分隔绝缘部分,在第一器件区和第二器件区上沿第二水平方向延伸;以及成对的第二鳍型有源区,彼此隔开且其间具有第二鳍状物分隔绝缘部分,并沿第一水平方向共线地延伸,其中第一鳍状物分隔绝缘部分和第二鳍状物分隔绝缘部分彼此竖直地重叠。

    集成电路器件
    3.
    发明授权

    公开(公告)号:CN110364528B

    公开(公告)日:2023-07-04

    申请号:CN201910022405.8

    申请日:2019-01-10

    Abstract: 本公开提供了集成电路器件。一种集成电路器件包括:第一鳍分离绝缘部分,在基板的第一器件区域之上;一对第一鳍型有源区,彼此间隔开而使第一鳍分离绝缘部分在其间,并在第一水平方向上共线地延伸;第一虚设栅极结构,与第一鳍分离绝缘部分垂直地重叠;第二鳍分离绝缘部分,与第一鳍分离绝缘部分间隔开并布置在基板的第二器件区域之上;以及多个第二鳍型有源区,在第二器件区域中彼此间隔开而使第二鳍分离绝缘部分在其间,并在第一水平方向上共线地延伸,其中第二鳍分离绝缘部分的最下表面的垂直高度等于或低于第一鳍分离绝缘部分的最下表面的垂直高度。

    集成电路器件
    5.
    发明公开

    公开(公告)号:CN110364528A

    公开(公告)日:2019-10-22

    申请号:CN201910022405.8

    申请日:2019-01-10

    Abstract: 本公开提供了集成电路器件。一种集成电路器件包括:第一鳍分离绝缘部分,在基板的第一器件区域之上;一对第一鳍型有源区,彼此间隔开而使第一鳍分离绝缘部分在其间,并在第一水平方向上共线地延伸;第一虚设栅极结构,与第一鳍分离绝缘部分垂直地重叠;第二鳍分离绝缘部分,与第一鳍分离绝缘部分间隔开并布置在基板的第二器件区域之上;以及多个第二鳍型有源区,在第二器件区域中彼此间隔开而使第二鳍分离绝缘部分在其间,并在第一水平方向上共线地延伸,其中第二鳍分离绝缘部分的最下表面的垂直高度等于或低于第一鳍分离绝缘部分的最下表面的垂直高度。

    集成电路器件
    6.
    发明公开

    公开(公告)号:CN110364527A

    公开(公告)日:2019-10-22

    申请号:CN201910103246.4

    申请日:2019-02-01

    Abstract: 一种集成电路器件包括:衬底,包括第一器件区和第二器件区;在第一器件区上的第一鳍状物分隔绝缘部分;成对的第一鳍型有源区,在第一器件区中彼此隔开且其间具有第一鳍状物分隔绝缘部分,并沿第一水平方向共线地延伸;第二鳍状物分隔绝缘部分,在第一器件区和第二器件区上沿第二水平方向延伸;以及成对的第二鳍型有源区,彼此隔开且其间具有第二鳍状物分隔绝缘部分,并沿第一水平方向共线地延伸,其中第一鳍状物分隔绝缘部分和第二鳍状物分隔绝缘部分彼此竖直地重叠。

    半导体器件的制造方法及由此制造的半导体器件

    公开(公告)号:CN100407401C

    公开(公告)日:2008-07-30

    申请号:CN200510054202.5

    申请日:2005-01-12

    CPC classification number: H01L21/76844 H01L21/2855

    Abstract: 公开了一种通过选择性地形成扩散阻挡层来制造半导体器件的方法,和由此制造的半导体器件。在该制造方法中,在半导体衬底上形成了导电图案和覆盖导电图案的绝缘层。构图绝缘层从而形成用于暴露导电图案的至少一部分的开口。然后,利用选择性沉积技术在具有开口的半导体衬底上形成扩散阻挡层。扩散阻挡层在暴露的导电图案上形成的厚度比在暴露于开口内部的绝缘层上的扩散阻挡层的厚度更薄。然后,蚀刻扩散阻挡层,由此形成凹陷(recessed)扩散阻挡层。按照这种方式,防止了金属原子从填充开口的金属插塞或金属互连向绝缘层扩散。

    半导体器件的制造方法及由此制造的半导体器件

    公开(公告)号:CN1674251A

    公开(公告)日:2005-09-28

    申请号:CN200510054202.5

    申请日:2005-01-12

    CPC classification number: H01L21/76844 H01L21/2855

    Abstract: 公开了一种通过选择性地形成扩散阻挡层来制造半导体器件的方法,和由此制造的半导体器件。在该制造方法中,在半导体衬底上形成了导电图案和覆盖导电图案的绝缘层。构图绝缘层从而形成用于暴露导电图案的至少一部分的开口。然后,利用选择性沉积技术在具有开口的半导体衬底上形成扩散阻挡层。扩散阻挡层在暴露的导电图案上形成的厚度比在暴露于开口内部的绝缘层上的扩散阻挡层的厚度更薄。然后,蚀刻扩散阻挡层,由此形成凹陷(recessed)扩散阻挡层。按照这种方式,防止了金属原子从填充开口的金属插塞或金属互连向绝缘层扩散。

Patent Agency Ranking