公开(公告)号：CN115968195A

公开(公告)日：2023-04-14

申请号：CN202211224611.5

申请日：2022-10-08

Applicant: 三星电子株式会社

Inventor： 具本洪 ,  金珉佑 ,  金镇用 ,  潘孝同 ,  宋正宇 ,  河大权

IPC: H10B12/00 ,  H01L21/768

Abstract: 提供了一种半导体装置。所述半导体装置包括：导电图案；绝缘图案，位于导电图案之间；绝缘蚀刻停止层，位于导电图案和绝缘图案上；电容器，包括第一电容器电极、第二电容器电极和电介质，第一电容器电极与导电图案接触，电介质位于第一电容器电极与第二电容器电极之间；绝缘结构，覆盖电容器和绝缘蚀刻停止层；以及外围接触插塞，穿过绝缘结构和绝缘蚀刻停止层，并且包括堆叠在彼此的顶部上的第一插塞区域至第五插塞区域，第四插塞区域的侧表面的至少一部分具有与第三插塞区域的倾斜角和第五插塞区域的倾斜角不同的倾斜角，并且第五插塞区域的竖直厚度是第一插塞区域至第四插塞区域的竖直厚度之和的至少两倍。

公开(公告)号：CN109768014B

公开(公告)日：2023-10-17

申请号：CN201811324290.X

申请日：2018-11-08

Applicant: 三星电子株式会社

Inventor： 洪镇宇 ,  李泳周 ,  崔准容 ,  金廷泫 ,  李尚俊 ,  李贤奎 ,  赵允哲 ,  朴济民 ,  潘孝同

IPC: H10B12/00

Abstract: 提供了一种存储器件及其制造方法。所述存储器件包括：位于由衬底上的器件隔离层限定的有源区域上的单元晶体管，使得每个单元晶体管具有掩埋单元栅极和与所述衬底邻近并相对于所述掩埋单元栅极至少部分位于所述衬底远侧的结部分；所述衬底上的绝缘图案，覆盖所述单元晶体管和所述器件隔离层；以及位于所述绝缘图案上并连接到所述结部分的位线结构。所述位线结构包括：位于所述图案上并具有热氧化物图案的缓冲图案、位于所述缓冲图案上的导线以及从所述导线穿过所述缓冲图案和所述绝缘图案延伸到所述结部分的接触。

公开(公告)号：CN109768014A

公开(公告)日：2019-05-17

申请号：CN201811324290.X

申请日：2018-11-08

Applicant: 三星电子株式会社

Inventor： 洪镇宇 ,  李泳周 ,  崔准容 ,  金廷泫 ,  李尚俊 ,  李贤奎 ,  赵允哲 ,  朴济民 ,  潘孝同

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L27/10823 ,  H01L21/76895 ,  H01L23/535 ,  H01L27/10814 ,  H01L27/10852 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10888

Abstract: 提供了一种存储器件及其制造方法。所述存储器件包括：位于由衬底上的器件隔离层限定的有源区域上的单元晶体管，使得每个单元晶体管具有掩埋单元栅极和与所述衬底邻近并相对于所述掩埋单元栅极至少部分位于所述衬底远侧的结部分；所述衬底上的绝缘图案，覆盖所述单元晶体管和所述器件隔离层；以及位于所述绝缘图案上并连接到所述结部分的位线结构。所述位线结构包括：位于所述图案上并具有热氧化物图案的缓冲图案、位于所述缓冲图案上的导线以及从所述导线穿过所述缓冲图案和所述绝缘图案延伸到所述结部分的接触。