-
公开(公告)号：CN109817266B
公开(公告)日：2024-05-24
申请号：CN201811345556.9
申请日：2018-11-13
Applicant: 三星电子株式会社
IPC: G11C16/34
Abstract: 一种擦除存储设备的方法，所述擦除存储设备的方法包括：在第一擦除时段，对分别连接到多个字线的存储单元执行第一擦除操作，其中，包括在存储块中的存储单元之中的至少一个存储单元没有擦除通过；在第一擦除时段之后，通过向所述多个字线之中的至少一个字线施加验证电压来确定擦除操作速度，并基于确定的擦除操作速度来确定用于每个字线的有效擦除时间；以及在第二擦除时段，基于确定的有效擦除时间，对分别连接到所述多个字线的存储单元执行第二擦除操作。
-
公开(公告)号：CN115831178A
公开(公告)日：2023-03-21
申请号：CN202211130743.1
申请日：2022-09-16
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储设备、包括其的储存设备以及对其执行编程操作的方法。该方法包括：执行编程操作，编程操作包括将期望第一编程电压施加到存储设备的选择字线，选择字线包括多个存储单元；执行验证操作，包括基于第一验证电压读出与选择字线的输出对应的第一读出值，并基于第一读出值对选择字线的开启单元的数量进行计数以确定第一计数值；基于第一计数值和至少一个参考值确定选择字线的第一编程状态是否已经被验证；以及基于确定第一编程状态是否已经被验证的结果来设置第二编程电压。
-
公开(公告)号：CN113948123A
公开(公告)日：2022-01-18
申请号：CN202110320133.7
申请日：2021-03-25
Applicant: 三星电子株式会社
Abstract: 提供了一种包括页面缓冲器的存储装置。存储装置包括：存储单元阵列，所述存储单元阵列包括多个存储单元；以及页面缓冲电路，所述页面缓冲电路包括：在第一水平方向上的页面缓冲单元，所述页面缓冲单元经由位线连接到所述存储单元；以及在所述第一水平方向上的高速缓冲锁存器，所述高速缓冲锁存器对应于所述页面缓冲单元，其中，每个所述页面缓冲单元包括连接到该页面缓冲单元的感测节点的一个或更多个通道晶体管，所述感测节点电连接到相应的位线。包括在每个所述页面缓冲单元中的感测节点和所述组合感测节点通过所述通道晶体管彼此电连接。
-
Patent Agency Ranking
公开(公告)号：CN114121102A
公开(公告)日：2022-03-01
申请号：CN202110735179.5
申请日：2021-06-30
Applicant: 三星电子株式会社
Abstract: 一种存储器件包括存储单元阵列、页面缓冲器电路和计数电路。所述页面缓冲器电路包括连接到所述存储单元阵列的第一页面缓冲器列和第二页面缓冲器列。在第一级中，所述第一页面缓冲器列包括第一页面缓冲器单元，所述第二页面缓冲器列包括第二页面缓冲器单元。所述第一页面缓冲器单元响应于第一感测信号执行第一感测操作，所述第二页面缓冲器单元响应于第二感测信号执行第二感测操作。所述计数电路根据所述第一感测操作的结果对第一阈值电压区域中包括的存储单元的第一数目进行计数，以及根据所述第二感测操作的结果对第二阈值电压区域中包括的存储单元的第二数目进行计数。
-
-
公开(公告)号：CN112242166A
公开(公告)日：2021-01-19
申请号：CN202010370136.7
申请日：2020-04-30
Applicant: 三星电子株式会社
Abstract: 公开了一种非易失性存储器设备的编程方法，所述非易失性存储器设备包括单元串，所述单元串具有垂直于衬底的表面堆叠的存储器单元，所述方法包括：执行第一编程阶段，包括对连接到第一字线的第一存储器单元进行编程并且将第一通过电压施加到所述第一字线上方或下方的其他字线；以及执行第二编程阶段，包括在完全对所述第一存储器单元进行编程之后对第二存储器单元进行编程，所述第二存储器单元连接到比所述第一字线更靠近所述衬底的第二字线，将第二通过电压施加到所述第二字线下方的第一字线组并将第三通过电压施加到所述第二字线上方的第二字线组，所述第二通过电压低于所述第三通过电压。
-
公开(公告)号：CN109817266A
公开(公告)日：2019-05-28
申请号：CN201811345556.9
申请日：2018-11-13
Applicant: 三星电子株式会社
IPC: G11C16/34
Abstract: 一种擦除存储设备的方法，所述擦除存储设备的方法包括：在第一擦除时段，对分别连接到多个字线的存储单元执行第一擦除操作，其中，包括在存储块中的存储单元之中的至少一个存储单元没有擦除通过；在第一擦除时段之后，通过向所述多个字线之中的至少一个字线施加验证电压来确定擦除操作速度，并基于确定的擦除操作速度来确定用于每个字线的有效擦除时间；以及在第二擦除时段，基于确定的有效擦除时间，对分别连接到所述多个字线的存储单元执行第二擦除操作。
-
公开(公告)号：CN109119117A
公开(公告)日：2019-01-01
申请号：CN201810668463.3
申请日：2018-06-26
Applicant: 三星电子株式会社
IPC: G11C16/08 , G11C16/10 , G11C16/24 , H01L27/11551
Abstract: 一种三维非易失性存储器装置，其包括单元串。所述单元串包括柱结构，其包括竖直地堆叠在衬底上的地选择晶体管、多个存储器单元和串选择晶体管。存储器单元包括第一单元组和堆叠在第一单元组上的第二单元组，并且柱结构的至少一部分的水平宽度朝着衬底在深度方向上减小。对存储器装置编程的方法包括：通过柱结构的地选择晶体管将单元串的第一单元组的存储器单元的沟道初始化；以及随后将编程电压施加至单元串的柱结构的存储器单元。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.029 seconds)
