-
-
公开(公告)号:CN118042839A
公开(公告)日:2024-05-14
申请号:CN202310980276.X
申请日:2023-08-04
Applicant: 三星电子株式会社
IPC: H10B43/27 , G11C5/06 , G11C16/04 , G11C16/08 , G11C16/10 , G11C16/26 , H10B43/10 , H10B43/35 , H10B43/40 , H10B43/50
Abstract: 提供包括页缓冲器电路的存储器装置。所述存储器装置包括:存储器单元阵列,包括多个存储器单元;以及页缓冲器电路,包括多个页缓冲器单元,所述多个页缓冲器单元通过多条位线分别与所述多个存储器单元连接。感测节点连接到每个缓冲器电路的位线。所述多个页缓冲器单元分别与感测节点连接,所述多个页缓冲器单元中的每个包括至少一个晶体管。感测节点附近的一条或多条辅助布线用于减少由感测节点的低电容导致的耦合问题。
-
公开(公告)号:CN115881195A
公开(公告)日:2023-03-31
申请号:CN202210904029.7
申请日:2022-07-29
Applicant: 三星电子株式会社
Abstract: 提供了一种具有垂直沟道结构的存储器装置。所述存储器装置包括:存储器单元阵列,包括多个存储器单元和多条串选择线;负电荷泵,被配置为生成负电平的偏置电压,偏置电压将施加到多条串选择线中的至少一条串选择线;以及控制逻辑电路,被配置为针对第一时段将预脉冲电压施加到多条串选择线之中的除了与从多个存储器单元之中选择的存储器单元连接的选择的串选择线之外的至少一条未选择的串选择线,并且此后将偏置电压施加到所述至少一条未选择的串选择线,以对选择的存储器单元执行读取操作。
-
公开(公告)号:CN116110445A
公开(公告)日:2023-05-12
申请号:CN202211370395.5
申请日:2022-11-03
Applicant: 三星电子株式会社
IPC: G11C7/18 , G11C8/14 , G11C16/10 , G06F12/0882
Abstract: 提供一种存储器装置。所述存储器装置包括存储器单元阵列和页缓冲器电路,其中,页缓冲器电路包括:页缓冲器单元,包括上部页缓冲器单元和下部页缓冲器单元;以及高速缓存单元,布置在上部页缓冲器单元与下部页缓冲器单元之间。高速缓存单元包括上部高速缓存单元和下部高速缓存单元。每个页缓冲器单元包括感测节点和通道晶体管。上部高速缓存单元共享第一组合感测节点,并且下部高速缓存单元共享第二组合感测节点。在数据传输时段中,分别包括在页缓冲器单元中的感测节点通过分别包括在页缓冲器单元中的通道晶体管的串联连接来彼此电连接。
-
公开(公告)号:CN114078535A
公开(公告)日:2022-02-22
申请号:CN202110684480.8
申请日:2021-06-21
Applicant: 三星电子株式会社
Abstract: 提供了页缓冲器电路和包括页缓冲器电路的非易失性存储器装置。非易失性存储器装置包括包含存储器单元的存储器单元阵列和页缓冲器电路。页缓冲器电路包括多个页缓冲器单元和多个高速缓存锁存器。多个高速缓存锁存器沿第一水平方向与多个页缓冲器单元间隔开,并对应于多个页缓冲器单元中的相应页缓冲器单元。每个页缓冲器单元包括连接到每个感测节点并响应于传输控制信号而被驱动的传输晶体管。页缓冲器电路被配置为基于执行用于将从第一部分页缓冲器单元提供的数据从第一部分高速缓存锁存器输出到数据输入/输出(I/O)线的第一数据输出操作,执行被配置为将来自第二部分页缓冲器单元的感测数据转储到第二部分高速缓存锁存器的数据传送操作。
-
公开(公告)号:CN116469428A
公开(公告)日:2023-07-21
申请号:CN202310076591.X
申请日:2023-01-16
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 提供一种非易失性存储器装置及其高速缓存读取方法,所述非易失性存储器装置包括多个页缓冲器单元和高速缓存锁存器,每个页缓冲器单元具有感测锁存器和感测节点线。所述方法包括:使用所述多个页缓冲器单元中的第一页缓冲器单元的第一感测节点线和第一感测锁存器对选择的存储器单元执行第一片上谷搜索(OVS)读取;将从选择的存储器单元感测的第一数据存储在第一感测锁存器中,第一数据基于第一OVS读取的结果;将第一数据转储到所述多个页缓冲器单元之中的除第一页缓冲器单元之外的至少一个页缓冲器单元的感测节点线;以及使用第一感测锁存器对选择的存储器单元执行第二OVS读取。
-
-
-
-
-