-
公开(公告)号：CN112670292A
公开(公告)日：2021-04-16
申请号：CN202010755054.4
申请日：2020-07-30
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11565 , H01L27/11573 , H01L27/11517 , H01L27/11521 , H01L27/11526
Abstract: 一种非易失性存储器件，包括：包括第一有源区的外围电路和包括外围电路上的第二有源区的存储块。存储块包括：包括成对的第一绝缘层和第一导电层的竖直结构、竖直结构上的第二绝缘层、第二绝缘层上彼此间隔开的第二导电层和第三导电层以及第一竖直沟道和第二竖直沟道。第二导电层和第三导电层与穿透竖直结构、第二有源区和第二绝缘层在第二导电层与第三导电层之间暴露的区域的第一贯通过孔连接。
-
公开(公告)号：CN112864165A
公开(公告)日：2021-05-28
申请号：CN202011200219.8
申请日：2020-10-29
Applicant: 三星电子株式会社
IPC: H01L27/11573 , H01L27/11582 , H01L27/1157
Abstract: 提供了半导体存储器装置和操作方法。一种三维(3D)半导体存储器装置包括：外围逻辑结构，其设置在衬底上并包括多个外围电路；水平半导体层，其设置在外围逻辑结构上；多个堆叠结构，其中模制层和电极焊盘在第一方向上交替堆叠在水平半导体层上；多个电极隔离区域，其在第一方向和第二方向上延伸并且将多个堆叠结构分开，电极隔离区域连接至水平半导体层；以及多个贯通结构，其设置在外围逻辑结构中以在第一方向上穿透堆叠结构，每一个贯通结构的一侧连接至贯通沟道接触件，其中，电极焊盘分别与电极隔离区域中的至少一个电极隔离区域或贯通结构中的至少一个贯通结构形成电容。
-
公开(公告)号：CN112447759B
公开(公告)日：2025-03-07
申请号：CN202010643671.5
申请日：2020-07-06
Applicant: 三星电子株式会社
IPC: H10B43/27 , G06F12/02 , G06F12/0882
Abstract: 一种非易失性存储器器件，包括：第一半导体层，具有阶梯区域和单元区域，单元区域具有形成在其中的存储单元阵列；以及第二半导体层，包括与所述存储单元阵列相连的页面缓冲器。第一半导体层包括：多条字线；接地选择线，在字线上的层中；公共源极线，在接地选择线上的层中；多个竖直传输晶体管，在阶梯区域中；以及多条驱动信号线，与公共源极线在同一层中。字线在阶梯区域中形成阶梯形状，并且每个竖直传输晶体管连接在字线中的相应字线与驱动信号线中的相应驱动信号线之间。
-
公开(公告)号：CN112447759A
公开(公告)日：2021-03-05
申请号：CN202010643671.5
申请日：2020-07-06
Applicant: 三星电子株式会社
IPC: H01L27/11582 , G06F12/02 , G06F12/0882
Abstract: 一种非易失性存储器器件，包括：第一半导体层，具有阶梯区域和单元区域，单元区域具有形成在其中的存储单元阵列；以及第二半导体层，包括与所述存储单元阵列相连的页面缓冲器。第一半导体层包括：多条字线；接地选择线，在字线上的层中；公共源极线，在接地选择线上的层中；多个竖直传输晶体管，在阶梯区域中；以及多条驱动信号线，与公共源极线在同一层中。字线在阶梯区域中形成阶梯形状，并且每个竖直传输晶体管连接在字线中的相应字线与驱动信号线中的相应驱动信号线之间。
-
公开(公告)号：CN112053722A
公开(公告)日：2020-12-08
申请号：CN202010063966.5
申请日：2020-01-20
Applicant: 三星电子株式会社
Abstract: 提供了一种存储器装置，所述存储器装置包括：存储器单元阵列，设置在第一半导体层中，存储器单元阵列包括沿第一方向延伸并沿基本垂直于第一方向的第二方向堆叠的多条字线；以及多个传输晶体管，设置在第一半导体层中，其中，所述多个传输晶体管中的第一传输晶体管设置在所述多条信号线中的第一信号线与所述多条字线中的第一字线之间，并且其中，所述多条信号线与共源极线布置在同一水平处。
-
Patent Agency Ranking
公开(公告)号：CN118742035A
公开(公告)日：2024-10-01
申请号：CN202410355817.4
申请日：2024-03-27
Applicant: 三星电子株式会社
Abstract: 提供了存储器件和制造其的方法。示例存储器件包括多个存储块，每个存储块包括单元区和单元布线区。至少一个存储块包括字线图案部分和沟道结构。字线图案部分提供在单元区和单元布线区中，并包括沿第一方向堆叠且彼此间隔开的字线。沟道结构提供在单元区中以在第一方向上延伸。当从上方观看时，字线图案部分在垂直于第一方向的第二方向上延伸，并且字线图案部分具有至少一个阶梯部分，所述至少一个阶梯部分包括具有依次下降的阶梯的第一阶梯图案和具有依次上升的阶梯的第二阶梯图案。在所述至少一个存储块中，第一阶梯图案和第二阶梯图案被提供为不同的数量。
-
公开(公告)号：CN110400805B
公开(公告)日：2024-04-30
申请号：CN201910227598.0
申请日：2019-03-25
Applicant: 三星电子株式会社
IPC: H10B41/27
Abstract: 提供了一种半导体存储器装置，所述半导体存储器装置包括：基底，具有单元阵列区域和接触区域；堆叠结构，包括位于基底的单元阵列区域和接触区域上的多个栅电极；多个单元垂直沟道结构，穿过堆叠结构在单元阵列区域上延伸；以及接触结构，在基底的顶表面上设置在堆叠结构旁边，并且沿着从单元阵列区域朝向接触区域延伸的线设置。接触结构的位于单元阵列区域上的高度与接触结构的位于接触区域上的高度不同。
-
-
公开(公告)号：CN112349724A
公开(公告)日：2021-02-09
申请号：CN202010527845.1
申请日：2020-06-11
Applicant: 三星电子株式会社
IPC: H01L27/11529 , H01L27/11556 , H01L27/11573 , H01L27/11582 , G11C8/14
Abstract: 一种存储器装置，所述存储器装置包括：外围电路区域，包括第一基底和位于第一基底上的电路元件，电路元件包括行解码器；单元阵列区域，包括字线和沟道结构，字线堆叠在外围电路区域上的第二基底上，沟道结构在与第二基底的上表面垂直的方向上延伸并穿透字线；以及单元接触区域，包括单元接触件，单元接触件连接到字线并位于单元阵列区域的在与第二基底的上表面平行的第一方向上的两侧上，单元接触区域包括第一单元接触区域和第二单元接触区域，第一单元接触区域和第二单元接触区域在第一方向上具有彼此不同的长度。
-
公开(公告)号：CN110400805A
公开(公告)日：2019-11-01
申请号：CN201910227598.0
申请日：2019-03-25
Applicant: 三星电子株式会社
IPC: H01L27/11556
Abstract: 提供了一种半导体存储器装置，所述半导体存储器装置包括：基底，具有单元阵列区域和接触区域；堆叠结构，包括位于基底的单元阵列区域和接触区域上的多个栅电极；多个单元垂直沟道结构，穿过堆叠结构在单元阵列区域上延伸；以及接触结构，在基底的顶表面上设置在堆叠结构旁边，并且沿着从单元阵列区域朝向接触区域延伸的线设置。接触结构的位于单元阵列区域上的高度与接触结构的位于接触区域上的高度不同。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.03 seconds)
