公开(公告)号：CN119069512A

公开(公告)日：2024-12-03

申请号：CN202410654551.3

申请日：2024-05-24

Applicant: 三星电子株式会社

Inventor： 庾烋旻 ,  姜明吉 ,  金洞院 ,  金钟守 ,  卢昶佑 ,  朴范琎 ,  郑秀真 ,  崔佑硕

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/417 ,  H01L29/423 ,  H01L27/088 ,  H01L27/092 ,  H01L27/12

Abstract: 提供了一种半导体器件，该半导体器件包括：设置在基板上的有源图案；在有源图案上的源极/漏极图案；沟道图案，配置为电连接源极/漏极图案并包括在垂直于基板的上表面的第一方向上彼此间隔开的堆叠的半导体图案；栅极图案，配置为在沟道图案上在平行于基板的上表面的第二方向上在源极/漏极图案之间并具有主栅极部分和子栅极部分；以及在子栅极部分和源极/漏极图案之间的内栅极间隔物。相邻源极/漏极图案之间沿着子栅极部分中的给定一个的在第二方向上的第一距离大于所述相邻源极/漏极图案之间穿过半导体图案的在第二方向上的第二距离。

公开(公告)号：CN117747663A

公开(公告)日：2024-03-22

申请号：CN202310998041.3

申请日：2023-08-09

Applicant: 三星电子株式会社

Inventor： 朴范琎 ,  姜明吉 ,  金洞院 ,  金永权 ,  庾烋旻 ,  郑秀真

IPC: H01L29/78 ,  H01L29/423 ,  H01L27/088

Abstract: 一种半导体装置可以包括：有源区域，其在第一方向上延伸；多个沟道层，其位于有源区域上以彼此间隔开；栅极结构，其分别围绕多个沟道层；以及源极/漏极区域，其在栅极结构的至少一侧上位于有源区域上，并且接触多个沟道层，其中，栅极结构可以包括位于多个沟道层之中的最上的沟道层上的上部和在与多个沟道层竖直地重叠的区域中位于多个沟道层中的每一个之间的下部，其中，多个沟道层中的每一个在第一方向上的宽度可以小于栅极结构的下部之中的与相应的沟道层相邻的栅极结构的下部在第一方向上的宽度。

公开(公告)号：CN110890363B

公开(公告)日：2024-02-23

申请号：CN201910572864.3

申请日：2019-06-28

Applicant: 三星电子株式会社

Inventor： 姜明吉 ,  朴范琎 ,  裵金钟 ,  金洞院 ,  梁正吉

IPC: H01L27/088 ,  H01L29/10 ,  H01L29/51 ,  H01L29/78

Abstract: 一种集成电路(IC)器件可以包括：鳍型有源区，从衬底突出并沿第一水平方向延伸；第一纳米片，设置在鳍型有源区的上表面之上，其间具有第一分离空间；第二纳米片，设置在第一纳米片之上，其间具有第二分离空间；栅极线，在与第一水平方向交叉的第二水平方向上在衬底上延伸，栅极线的至少一部分设置在第二分离空间中；和底部绝缘结构，设置在第一分离空间中。

公开(公告)号：CN116031209A

公开(公告)日：2023-04-28

申请号：CN202211311828.X

申请日：2022-10-25

Applicant: 三星电子株式会社

Inventor： 赵槿汇 ,  金珍圭 ,  姜明吉 ,  金洞院 ,  徐基圣

IPC: H01L21/8238 ,  H01L27/092

Abstract: 一种制造半导体器件的方法，包括：形成从衬底沿第一方向延伸并具有第一区域和第二区域的半导体结构；形成与半导体结构的第一区域相交并沿垂直于第一方向的第二方向延伸的牺牲栅图案；减小半导体结构的暴露于牺牲栅图案的至少一侧的第二区域在第二方向上的宽度；通过去除半导体结构的第二区域的一部分来形成至少一个凹陷部分；在牺牲栅图案的至少一侧在半导体结构的凹陷部分中形成一个或多个源/漏区；通过去除牺牲栅图案形成至少一个间隙区；以及通过在间隙区沉积栅介电层和栅电极来形成栅结构。

公开(公告)号：CN114823844A

公开(公告)日：2022-07-29

申请号：CN202111212561.4

申请日：2021-10-18

Applicant: 三星电子株式会社

Inventor： 郑秀真 ,  姜明吉 ,  梁正吉 ,  朴俊范

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/78

Abstract: 一种半导体器件，包括：第一源极/漏极；第二源极/漏极，在水平方向上与所述第一源极/漏极隔离以不直接接触；沟道，在所述第一源极/漏极与所述第二源极/漏极之间延伸；栅极，围绕所述沟道；上内间隔物，在所述栅极与所述第一源极/漏极之间并且在所述沟道上方；以及下内间隔物，在所述栅极与所述第一源极/漏极之间并且在所述沟道下方，其中，所述沟道包括：基部，在所述第一源极/漏极与所述第二源极/漏极之间延伸；上突出部，从所述基部的顶表面向上突出；以及下突出部，从所述基部的底表面向下突出，并且所述上突出部的顶端与所述下突出部的底端隔离以不直接接触所沿的方向相对于竖直方向倾斜。

公开(公告)号：CN114551443A

公开(公告)日：2022-05-27

申请号：CN202111249646.X

申请日：2021-10-26

Applicant: 三星电子株式会社

Inventor： 朴容喜 ,  姜明吉 ,  权义熙 ,  金胜圭 ,  金雅煐 ,  宋映锡

IPC: H01L27/088 ,  H01L21/8234

Abstract: 一种集成电路器件包括：鳍型有源区，设置在衬底上并且沿第一水平方向延伸；栅极线，设置在所述鳍型有源区上并且沿与所述第一水平方向相交的第二水平方向延伸，所述栅极线包括连接突出部分和主栅极部分，所述连接突出部分包括处于距所述衬底的第一垂直高度处的突出顶表面，所述主栅极部分包括自所述连接突出部分起沿所述第二水平方向延伸的凹陷顶表面，所述凹陷顶表面处于低于所述第一垂直高度的第二垂直高度处；栅极接触，设置在所述栅极线上并且连接到所述连接突出部分；源极/漏极区，设置在所述鳍型有源区上并且与所述栅极线相邻设置；和源极/漏极接触，设置在所述源极/漏极区上。

公开(公告)号：CN107452802B

公开(公告)日：2022-03-01

申请号：CN201710368551.7

申请日：2017-05-23

Applicant: 三星电子株式会社

Inventor： 姜明吉 ,  朴乘汉 ,  朴容喜 ,  白尚训 ,  李相遇 ,  千健龙 ,  黄成万

IPC: H01L29/78

Abstract: 本发明如下提供了一种垂直场效应晶体管。衬底具有沿着平行于衬底的上表面的第一方向布置的下部漏极和下部源极。鳍片结构安置于衬底上，并且从衬底的上表面垂直地延伸。鳍片结构包含沿着第一方向布置的第一端部和第二端部。鳍片结构的第一端部的底部表面和鳍片结构的第二端部的底部表面分别与下部漏极和下部源极重叠。鳍片结构包含具有下部侧壁区域、中心侧壁区域和上部侧壁区域的侧壁。栅极电极围绕鳍片结构的中心侧壁区域。

公开(公告)号：CN113948511A

公开(公告)日：2022-01-18

申请号：CN202110470776.X

申请日：2021-04-28

Applicant: 三星电子株式会社

Inventor： 赵槿汇 ,  郑舜文 ,  金洞院 ,  姜明吉

IPC: H01L27/092 ,  H01L23/528 ,  H01L23/48 ,  H01L21/762

Abstract: 公开了半导体器件及形成半导体器件的方法。半导体器件可以包括：衬底，包括彼此间隔开的第一区域和第二区域，其中器件隔离层介于所述第一区域和所述第二区域之间；第一栅电极和第二栅电极，分别位于第一区域和第二区域上；绝缘分离图案，将第一栅电极和第二栅电极彼此分离，并在横穿第一方向的第二方向上延伸；连接结构，将第一栅电极电连接到第二栅电极；以及第一信号线，电连接到连接结构。第一栅电极和第二栅电极在第一方向上延伸并且在第一方向上彼此对准。第一信号线可以在第二方向上延伸并且可以与绝缘分离图案竖直地重叠。

公开(公告)号：CN112786702A

公开(公告)日：2021-05-11

申请号：CN202010950542.0

申请日：2020-09-10

Applicant: 三星电子株式会社

Inventor： 赵槿汇 ,  洪炳鹤 ,  姜明吉

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/16

Abstract: 一种半导体器件，包括：有源结构，在衬底上，有源结构包括在与衬底的上表面垂直的竖直方向上交替且重复地堆叠的硅锗图案和硅图案；半导体层，在有源结构的在与衬底的上表面平行的第一方向上面对的侧壁上，半导体层是源极/漏极区；以及栅结构，在有源结构的表面和衬底上，栅结构在与第一方向垂直的第二方向上延伸，其中硅锗图案是富硅硅锗。

公开(公告)号：CN119069511A

公开(公告)日：2024-12-03

申请号：CN202410507201.4

申请日：2024-04-25

Applicant: 三星电子株式会社

Inventor： 金永权 ,  姜明吉 ,  金珍圭 ,  金洞院 ,  朴范琎

IPC: H01L29/06 ,  H01L29/41 ,  H01L29/417 ,  H01L29/732 ,  H01L27/082

Abstract: 提供一种半导体器件。该半导体器件包括：至少一个阱区，在衬底中并且具有第一导电类型；杂质注入区，在阱区中并且具有与第一导电类型不同的第二导电类型，并且沿第一方向布置；第一鳍结构，在杂质注入区上并且具有第二导电类型，其中，第一鳍结构包括交替地堆叠的第一半导体图案和第一牺牲图案；第一鳍结构上的第一接触部；第一外延图案，在阱区上并且具有第一导电类型；以及第二接触部，在第一外延图案上。