公开(公告)号：CN103715237A

公开(公告)日：2014-04-09

申请号：CN201310426420.1

申请日：2013-09-18

Applicant: 三垦电气株式会社

Inventor： 鸟居克行

IPC: H01L29/739 ,  H01L29/10 ,  H01L21/331

CPC classification number: H01L29/7395 ,  H01L29/1095 ,  H01L29/66325 ,  H01L29/66348 ,  H01L29/7393 ,  H01L29/7397

Abstract: 本发明提供半导体装置以及半导体装置的制造方法，高耐压/低导通电压，且抑制了闩锁现象的产生。所述半导体装置具有：p型集电区；n型漂移区，其配置于集电区上；p型基区，其配置于漂移区上；n型发射区，其配置于基区上；栅氧化膜，其配置于从发射区的上表面延伸而贯穿发射区以及基区的槽的底面及侧表面；以及栅电极，其隔着栅氧化膜与基区相对地嵌入到槽的内部，其中，基区的下表面的位置在与栅氧化膜接触的区中比离开栅氧化膜的区浅。

公开(公告)号：CN101040386A

公开(公告)日：2007-09-19

申请号：CN200680001013.4

申请日：2006-03-22

Applicant: 三垦电气株式会社

Inventor： 鸟居克行

IPC: H01L29/739 ,  H01L29/78 ,  H01L21/3205 ,  H01L23/52 ,  H01L25/04 ,  H01L27/00 ,  H01L27/04 ,  H01L27/088

CPC classification number: H01L25/071 ,  H01L24/05 ,  H01L24/06 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L25/18 ,  H01L25/50 ,  H01L29/7395 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/05556 ,  H01L2224/05599 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/0603 ,  H01L2224/32145 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45155 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/48463 ,  H01L2224/48624 ,  H01L2224/48644 ,  H01L2224/48647 ,  H01L2224/48724 ,  H01L2224/48747 ,  H01L2224/48824 ,  H01L2224/48844 ,  H01L2224/48847 ,  H01L2224/49111 ,  H01L2224/49113 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2224/85399 ,  H01L2224/92247 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/1301 ,  H01L2924/13033 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2224/48744 ,  H01L2924/013 ,  H01L2924/00013 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2924/00012

Abstract: 能够通过焊锡良好地固定下部IGBT和上部IGBT，同时牢固地连接下部IGBT和引线，形成可靠性高的半导体器件。具备：形成在下部IGBT(1)的下部电极层(5)、形成在下部电极层(5)上的上部电极层(6)、固定在上部电极层(6)的上部半导体元件(2)、以及连接上部电极层(6)和上部IGBT(2)的焊锡(7)。由不同的材质构成下部电极层(5)和上部电极层(6)，在下部电极层(5)的上面(5a)设置从设在上部电极层(6)的缺口部部分地露出在外部的接线区域(15)，在接线区域(15)连接细线(8)。可以利用焊锡附着性出色的材质形成上部电极层(6)，利用与引线(8)连接强度高的材质形成下部电极层(5)。

公开(公告)号：CN1619833A

公开(公告)日：2005-05-25

申请号：CN200410091437.7

申请日：2004-11-22

Applicant: 三垦电气株式会社

Inventor： 鸟居克行 ,  高桥良治

IPC: H01L29/739 ,  H01L29/72 ,  H01L21/328 ,  H01L21/331

CPC classification number: H01L29/66333 ,  H01L29/7395

Abstract: 本发明是关于一种绝缘栅双极型晶体管及其制造方法，提供一种带有设置于P型集电区(11)和P型(基区)之间(14)的N型缓冲区IGBT(10)。该缓冲区(12)中使用砷作为N型杂质。该缓冲区(12)具有相对较高的掺杂浓度，等于或大于5×1017cm－3，并且具有相对较小的厚度，约为2μm～10μm。

公开(公告)号：CN104465769B

公开(公告)日：2018-09-28

申请号：CN201410482814.3

申请日：2014-09-19

Applicant: 三垦电气株式会社

Inventor： 川尻智司 ,  鸟居克行

IPC: H01L29/78

Abstract: 提供一种半导体装置，其为沟槽栅型的半导体装置，能够低价制造且反馈电容被减小。半导体装置具备：层叠有第一半导体区域、第二半导体区域、第三半导体区域以及第四半导体区域的半导体基板；绝缘膜，其配置在从第四半导体区域上表面延伸并贯通第四半导体区域和第三半导体区域而到达第二半导体区域的槽的内壁上；控制电极，其在槽的侧面与第三半导体区域的侧面对置配置在绝缘膜上；第一主电极，其与第一半导体区域电连接；第二主电极，其与第三半导体区域和第四半导体区域电连接；底面电极，其与第二主电极电连接，在俯视观察时，槽的延伸方向的长度在槽的宽度以上，而且，槽的宽度比相邻的槽之间的间隔宽。

公开(公告)号：CN104009071B

公开(公告)日：2017-04-12

申请号：CN201310454662.1

申请日：2013-09-29

Applicant: 三垦电气株式会社

Inventor： 鸟居克行

IPC: H01L29/423 ,  H01L29/06 ,  H01L29/739 ,  H01L29/78

Abstract: 提供半导体装置。在槽栅型的半导体装置中，能够利用简单的制造方法实现能够得到足够耐压的构造。在该槽（10）中还设有连接槽（13），该连接槽（13）从外周槽（12）朝向更上侧（芯片的端部侧或者器件槽（11）的相反侧）延伸。在连接槽（13）的连接有外周槽（12）的一侧的相反侧的端部形成有辅助槽（14），该辅助槽（14）是椭圆形的，其短轴比连接槽（13）宽。总线触点（511）形成于辅助槽（14）的正上方，因而总线布线（35）和多晶硅层（多晶硅布线）（50）在辅助槽（14）内连接。

公开(公告)号：CN104242882A

公开(公告)日：2014-12-24

申请号：CN201410240733.2

申请日：2014-05-30

Applicant: 三垦电气株式会社

Inventor： 前川祐也 ,  鸟居克行

IPC: H03K17/08

CPC classification number: H03K17/0828 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/48257 ,  H03K2017/0806 ,  H03K2217/0027 ,  H01L2924/00014

Abstract: 本发明提供半导体装置及其控制方法，通过准确监视温度来合适进行过热保护动作。在发射极端子侧从动作电流(ICE)分支出的第1检测电流、第2检测电流分别流过第1感应元件(21)、第2感应元件(22)，此时在该两端产生的电压分别被检测为输出电压(VS1、VS2)。第1感应元件(21)是在形成有IGBT(10)的开关元件芯片上的电阻元件。第2感应元件(22)是与开关元件芯片分开单独设置的电阻元件。通过一同使用(VS1)和(VS2)，可以一同计算出动作电流(ICE)和IGBT(10)的温度(T)。

公开(公告)号：CN103579321A

公开(公告)日：2014-02-12

申请号：CN201210256998.2

申请日：2012-07-23

Applicant: 三垦电气株式会社

Inventor： 鸟居克行

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/7397 ,  H01L29/0615

Abstract: 本发明提供了一种半导体装置，在该半导体装置的外周区域中，第2半导体区域(32)达到半导体衬底(1)的第2主面(21)，半导体装置还具有第6半导体区域(50)，其与第2半导体区域(32)相接并具有第2导电类型，该第6半导体区域(50)包含半导体衬底(1)的第2主面的端部，并从半导体衬底(1)的第2主面(21)开始，达到比第4半导体区域(4)深的区域。根据本发明的半导体装置，通过在外周区域设置第6半导体区域(50)，使得耗尽层(14)的端部没有达到切割面(51)，而是使耗尽层(14)的端部达到了半导体衬底的第2主面(21)上，从而确保了半导体装置的耐压性。

公开(公告)号：CN101331609B

公开(公告)日：2013-01-23

申请号：CN200680046922.X

申请日：2006-12-11

Applicant: 三垦电气株式会社

Inventor： 鸟居克行

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/739

CPC classification number: H01L29/7813 ,  H01L29/0615 ,  H01L29/0638 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/41766 ,  H01L29/7397 ,  H01L29/7811

Abstract: 本发明涉及沟槽结构半导体装置。IGBT的半导体装置(1)具有内侧沟槽(2a)和外侧沟槽(2b)。与各沟槽(2a、2b)相邻地设置有发射极区域(3)。与发射极区域(3)以及各沟槽(2a、2b)相邻地设置P型基极区域(4)。与内侧沟槽(2a)相邻地设置第一N型基极区域(31)。与外侧沟槽(2b)和第一N型基极区域(31)相邻地设置杂质浓度比第一N型基极区域(31)低的第二N型基极区域(32)。在施加过电压时，在内侧沟槽(2a)的附近发生击穿，电流的集中被缓和，防止IGBT的破坏。

公开(公告)号：CN1943036A

公开(公告)日：2007-04-04

申请号：CN200680000077.2

申请日：2006-01-30

Applicant: 三垦电气株式会社

Inventor： 鸟居克行

IPC: H01L29/739 ,  H01L27/04 ,  H01L29/78 ,  H01L21/28

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 半导体元件(10)具有：形成于N－型基区(11)内的P型基区(13)；以及在P型基区(13)内相互隔开地形成多个的N+型发射区(14)。N+型发射区(14)形成为：N+型发射区(14)在半导体元件(10)的中心部占P型基区(13)的面积比例，小于N+型发射区(14)在半导体元件(10)的周边部占P型基区(13)的面积比例。

公开(公告)号：CN106549044B

公开(公告)日：2020-08-07

申请号：CN201510761415.5

申请日：2015-11-10

Applicant: 三垦电气株式会社

Inventor： 鸟居克行

IPC: H01L29/739 ,  H01L29/06

Abstract: 一种半导体装置。其为了解决如下问题：容性FP的电位分割效果较强，耗尽层容易到达n‑区域的端。特征在于，边缘区具有：半导体基体；作为与第1导电型相反的导电型的第2导电型的半导体区域，其以pn结合的方式配置在半导体基体内；以及导体层，在半导体区域上方和半导体区域外侧的区域上方并列配置有多个所述导体层，所述导体层与半导体区域以及半导体区域外侧的区域绝缘，半导体区域外侧的区域上方的所述导体层与半导体区域外侧的区域上表面之间的距离大于半导体区域上方的所述导体层与导体区域上表面之间的距离。半导体基体上方的导体层与半导体基体上表面之间的距离大于半导体区域上方的导体层与半导体区域上表面之间的距离。