-
公开(公告)号：CN115125608B
公开(公告)日：2024-09-03
申请号：CN202210252469.9
申请日：2022-03-15
Applicant: TDK株式会社
Abstract: 本发明提供一种结晶制造方法，其中，首先，将具备前端变细的前端部(1A)的原料(1)配置于结晶生长区域(2U)的上方；接着，将前端部(1A)的侧面在维持前端部(1A)的形状的同时利用向斜上方行进的辐射热选择性地加热使其熔融，从该侧面熔融的材料将前端部(1A)的侧面和结晶生长区域(2U)的上表面物理连接。在结晶制造装置中，原料熔融用辐射热是从电阻加热器(R)放射的。
-
公开(公告)号：CN112005384B
公开(公告)日：2024-02-23
申请号：CN201980024311.2
申请日：2019-03-11
Applicant: TDK株式会社 , 株式会社田村制作所 , 诺维晶科股份有限公司
IPC: H01L29/872 , H01L29/06 , H01L29/24 , H01L29/41 , H01L29/47
Abstract: 本发明提供一种难以产生电场集中引起的绝缘破坏的肖特基势垒二极管，具备：由氧化镓构成的半导体基板(20)、设置于半导体基板(20)上的由氧化镓构成的漂移层(30)、与漂移层30肖特基接触的阳极电极(40)、与半导体基板(20)欧姆接触的阴极电极(50)。漂移层(30)具有在俯视时包围阳极电极(40)的外周沟道(10)，外周沟道(11)而埋入。这样，如果设置利用漂移层(30)的逆导电型的半导体材料(11)埋入的外周沟道(10)，则电场由于外周沟道(10)的存在而被分散。由此，能够缓和阳极电极(40)的角部的电场(10)利用漂移层(30)的逆导电型的半导体材料
-
公开(公告)号：CN116888742A
公开(公告)日：2023-10-13
申请号：CN202280016967.1
申请日：2022-01-28
Applicant: TDK株式会社
IPC: H01L29/872
Abstract: 本发明的技术问题在于，防止使用氧化镓的肖特基势垒二极管的绝缘击穿。本发明的肖特基势垒二极管(11)具备：设置在半导体基板(20)上的漂移层(30)、阳极电极(40)和阴极电极(50)。设置在漂移层(30)的外周沟槽(61)的宽度(W1)比中心沟槽(62)的宽度(W2)宽。外周沟槽(61)的外周壁(S1)具有随着朝向外侧而接近垂直的弯曲形状，外周沟槽(61)的内周壁(S2)比外周壁(S1)更接近垂直。由此，在施加了逆向电压的情况下，在外周沟槽(61)的外周底部产生的电场被缓和。
-
公开(公告)号：CN111836920A
公开(公告)日：2020-10-27
申请号：CN201980018372.8
申请日：2019-01-25
Applicant: TDK株式会社
Abstract: 本发明的利用EFG法的单晶生长用的模具具备：下表面，其浸渍于添加有杂质的原料熔融液中；矩形状的上表面，其与晶种相对且具有长边和短边；以及多个狭缝部，其从下表面向上表面延伸，且使原料熔融液从下表面上升至上表面。多个狭缝部的上表面处的开口部的长边方向各自相互平行，且相对于上表面的长边不平行。
-
公开(公告)号：CN110521004A
公开(公告)日：2019-11-29
申请号：CN201880022742.0
申请日：2018-01-26
Applicant: TDK株式会社
IPC: H01L29/872 , H01L21/316 , H01L21/318 , H01L21/365 , H01L29/06 , H01L29/47
Abstract: 本发明提供沿着侧面的漏电流或侧面的破裂、缺口、裂开等难以产生的纵型结构的半导体装置。半导体装置具备：半导体层(20)，其具有第一及第二电极形成面(20a、20b)和侧面(20c)；阳极电极(40)，其形成于第一电极形成面(20a)；阴极电极(50)，其形成于第二电极形成面(20b)；绝缘膜(30)，其以覆盖第一边缘(E1)的方式从第一电极形成面(20a)遍及侧面(20c)连续地形成。根据本发明，因为半导体层(20)的侧面(20c)被绝缘膜(30)覆盖，所以沿着侧面(20c)的漏电流降低。另外，因为侧面(20c)被绝缘膜(30)保护，所以侧面(20c)的破裂、缺口、裂开等难以产生。
-
Patent Agency Ranking
公开(公告)号：CN1684152A
公开(公告)日：2005-10-19
申请号：CN200510065616.8
申请日：2005-02-25
Applicant: TDK株式会社
Abstract: 磁记录介质，至少包括磁盘基板(1A)，在磁盘基板(1A)上利用预定的凹进突起图案而形成的磁记录层(5)，和注入到凹进突起图案的凹进部分的非磁性层(6)，以具有数据轨道区域(20)和伺服图案区域(21)。由于在每个数据轨道区域(20)表面的凹进和突起的存在，前述问题得到了解决。在这种情况下，每个数据轨道区域(20)的所估计的侧表面Ra的算术平均偏差应该不低于0.3nm。在存在于数据轨道区域(20)的表面的每个凹进和每个突起之间在水平面上的差别应该不超过6nm。
-
公开(公告)号：CN118318310A
公开(公告)日：2024-07-09
申请号：CN202280079132.0
申请日：2022-08-12
Applicant: TDK株式会社
IPC: H01L29/872 , H01L29/06 , H01L29/41 , H01L29/47 , H01L29/861 , H01L29/868
Abstract: 本发明的目的在于，在使用了氧化镓的结势垒肖特基二极管中，既确保足够的反向耐压又降低导通电阻。结势垒肖特基二极管(1)包括由氧化镓构成的半导体基板(20)、设置在半导体基板(20)上的由氧化镓构成的漂移层(30)、与漂移层(30)肖特基接触的阳极电极(40)和与半导体基板(20)欧姆接触的阴极电极(50)。漂移层(30)具有埋入有导电类型与阳极电极(40)和漂移层(30)相反的半导体材料(80)的中心沟槽(61)。中心沟槽(61)的底面(32)不与阳极电极(40)相接而与半导体材料(80)相接，中心沟槽(61)的侧面(33)的至少一部分与阳极电极(40)肖特基接触。由此，能够不提高漂移层的杂质浓度而降低导通电阻。
-
公开(公告)号：CN112913034B
公开(公告)日：2024-02-23
申请号：CN201980070323.9
申请日：2019-10-09
Applicant: TDK株式会社 , 株式会社田村制作所 , 诺维晶科股份有限公司
IPC: H01L29/872 , H01L29/06 , H01L29/41 , H01L29/47
Abstract: 本发明提供不容易发生由电场集中导致的绝缘破坏的肖特基势垒二极管。基于本发明的肖特基势垒二极管包括：由氧化镓形成的半导体基板(20)；设置在半导体基板(20)上的由氧化镓构成的漂移层(30)；与漂移层(30)肖特基接触的阳极电极(40)；和与半导体基板(20)欧姆接触的阴极电极(50)。漂移层(30)具有在俯视时包围阳极电极(40)的外周沟槽(10)。位于阳极电极(40)与外周沟槽(10)之间的漂移层(30)的表面被与漂移层(30)相反导电型的半导体层(70)覆盖。
-
公开(公告)号：CN111279490B
公开(公告)日：2023-06-20
申请号：CN201880069554.3
申请日：2018-09-26
Applicant: TDK株式会社 , 株式会社田村制作所 , 诺维晶科股份有限公司
IPC: H01L29/872 , H01L29/06 , H01L29/41 , H01L29/47
Abstract: 本发明提供难以产生因电场集中引起的电击穿的肖特基势垒二极管。肖特基势垒二极管具备由氧化镓构成的半导体基板(20)、设置于半导体基板(20)上的由氧化镓构成的漂移层(30)、与漂移层(30)进行肖特基接触的阳极电极(40)、与半导体基板(20)进行欧姆接触的阴极电极(50)。漂移层(30)具有设置于俯视时与阳极电极(40)重叠的位置的多个沟槽(60)。多个沟槽(60)中，位于端部的沟槽(60a)的宽度W2被选择性地扩大。由此，沟槽(60a)的底部的曲率半径扩大或在截面上观察沟槽(60a)的情况下，由底部构成的边缘部分分离为两个。其结果，施加在位于端部的沟槽(60a)的底部的电场被缓和，因此所以难以发生电击穿。
-
公开(公告)号：CN113195800A
公开(公告)日：2021-07-30
申请号：CN201980080253.5
申请日：2019-12-03
Applicant: TDK株式会社
Abstract: 本发明是收纳单晶生长用原料熔融液(8)并使其固化的单晶生长用坩埚(5A)，其具备：围绕原料熔融液(8)的侧壁部(5s)、及连续于侧壁部(5s)并支撑原料熔融液(8)的底部(5b)，侧壁部(5s)在横截面图中，在内侧具有周长冗余性。侧壁部(5s)在横截面图中，在任一部位上在内侧具有周长冗余的部位，如果在单晶生长后的冷却步骤中单晶生长用坩埚(5A)被冷却，则在横截面图中，在内侧周长冗余的部位向单晶生长用坩埚(5A)的外侧扩展。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.023 seconds)
