公开(公告)号：CN109983536B

公开(公告)日：2023-07-21

申请号：CN201780072335.6

申请日：2017-09-15

Applicant: ARM有限公司

Inventor： 安德烈亚斯·翰森 ,  尼克斯·尼克勒睿思 ,  温迪·阿诺特·埃萨瑟

IPC: G11C7/10 ,  G11C8/06 ,  G11C8/08 ,  G11C8/16 ,  G11C11/408 ,  G11C11/4093 ,  G11C11/4096 ,  G06F12/0846 ,  G06F12/0864 ,  G06F12/0895

Abstract: 存储电路64包括以行和列进行排列的存储位置34的阵列32、行缓冲器36、和比较电路70，行缓冲器36包括多个条目68，每个条目68用于存储来自阵列32的活动行46的相应列处的存储位置的信息，并且比较电路70响应于指定标签值72的标签匹配命令，将标签值与存储在行缓冲器36的两个或更多个条目68的子集的每个条目中的信息进行比较。比较电路70识别条目子集中的哪个条目(如果存在的话)是存储有与标签值相匹配的信息的匹配条目。这允许诸如DRAM的存储技术更有效地用作组相联缓存。

公开(公告)号：CN109983536A

公开(公告)日：2019-07-05

申请号：CN201780072335.6

申请日：2017-09-15

Applicant: ARM有限公司

Inventor： 安德烈亚斯·翰森 ,  尼克斯·尼克勒睿思 ,  温迪·阿诺特·埃萨瑟

IPC: G11C7/10 ,  G11C8/06 ,  G11C8/08 ,  G11C8/16 ,  G11C11/408 ,  G11C11/4093 ,  G11C11/4096 ,  G06F12/0846 ,  G06F12/0864 ,  G06F12/0895

Abstract: 存储电路64包括以行和列进行排列的存储位置34的阵列32、行缓冲器36、和比较电路70，行缓冲器36包括多个条目68，每个条目68用于存储来自阵列32的活动行46的相应列处的存储位置的信息，并且比较电路70响应于指定标签值72的标签匹配命令，将标签值与存储在行缓冲器36的两个或更多个条目68的子集的每个条目中的信息进行比较。比较电路70识别条目子集中的哪个条目(如果存在的话)是存储有与标签值相匹配的信息的匹配条目。这允许诸如DRAM的存储技术更有效地用作组相联缓存。

公开(公告)号：CN116194886A

公开(公告)日：2023-05-30

申请号：CN202080105398.9

申请日：2020-11-26

Applicant: ARM有限公司

Inventor： 伊利亚斯·沃吉欧卡斯 ,  安德烈亚斯·拉斯·桑德伯格 ,  尼克斯·尼克勒睿思

IPC: G06F9/38

Abstract: 本发明提供了用于分支预测的装置和方法。针对分支指令，分支预测电路生成将采取还是不采取这些分支的预测。确定性地依据每个分支指令的地址，超矢量生成电路分配任意超矢量，其中这些超矢量包括至少500位。在分支作出决定后，依据该分支的决定，将对应的超矢量添加到所存储的采取超矢量或所存储的未采取超矢量中。依据针对该分支指令而生成的超矢量相对于所存储的采取超矢量或未采取超矢量的数学距离度量，该分支预测电路生成针对该分支指令的预测。

公开(公告)号：CN111936979B

公开(公告)日：2024-12-10

申请号：CN201980024237.4

申请日：2019-03-12

Applicant: ARM有限公司

Inventor： 安德烈亚斯·拉斯·桑德伯格 ,  斯蒂芬·迪斯特尔霍斯特 ,  尼克斯·尼克勒睿思 ,  伊恩·迈克尔·考尔菲尔德 ,  彼得·理查德·格林哈尔格 ,  弗雷德里克·克劳德·玛丽·皮里 ,  阿尔宾·皮尔里克·托内尔

IPC: G06F12/0831

Abstract: 一致性控制电路(10)支持从请求方主设备(4)接收的安全推测性读取事务的处理。安全推测性读取事务是如下类型的：其请求目标数据被返回到请求方主设备(4)的请求方缓存(11)，同时禁止响应于安全推测性读取事务的其他缓存(12)中的与目标数据相关联的一致性状态的任何变化。作为响应，至少当目标数据被缓存在与第二主设备相关联的第二缓存中时，一致性控制电路(10)和第二缓存(12)中的至少一者被配置为在将目标数据在第二缓存内维持在相同一致性状态中的同时返回安全推测性读取响应。这帮助减轻了推测性边信道攻击。

公开(公告)号：CN108153683B

公开(公告)日：2023-06-16

申请号：CN201711192553.1

申请日：2017-11-24

Applicant: ARM 有限公司

Inventor： 安德烈亚斯·拉斯·桑德伯格 ,  尼克斯·尼克勒睿思 ,  大卫·汉纳·曼塞尔

IPC: G06F12/06

Abstract: 提供了用于在存储器中的地址范围之间传输数据的装置和方法。装置包括数据传输控制器，其响应于由装置从处理元件接收到的数据传输请求，来执行传输操作以将数据从存储器中的至少一个源地址范围传输到存储器中的至少一个目的地地址范围。然后，重定向控制器被安排为：在传输操作被执行时，拦截指定目标地址范围内的目标地址的访问请求，并且执行存储器重定向操作，以使得访问请求被处理而无需等待传输操作完成。通过这样的方法，该装置可以有效地向访问请求的来源隐瞒正在进行传输操作的事实，因而传输操作可以被安排为在后台发生，并且以对在已经发出访问请求的来源上执行的软件透明的方式发生。

公开(公告)号：CN111936979A

公开(公告)日：2020-11-13

申请号：CN201980024237.4

申请日：2019-03-12

Applicant: ARM有限公司

Inventor： 安德烈亚斯·拉斯·桑德伯格 ,  斯蒂芬·迪斯特尔霍斯特 ,  尼克斯·尼克勒睿思 ,  伊恩·迈克尔·考尔菲尔德 ,  彼得·理查德·格林哈尔格 ,  弗雷德里克·克劳德·玛丽·皮里 ,  阿尔宾·皮尔里克·托内尔

IPC: G06F12/0831

Abstract: 一致性控制电路(10)支持从请求方主设备(4)接收的安全推测性读取事务的处理。安全推测性读取事务是如下类型的：其请求目标数据被返回到请求方主设备(4)的请求方缓存(11)，同时禁止响应于安全推测性读取事务的其他缓存(12)中的与目标数据相关联的一致性状态的任何变化。作为响应，至少当目标数据被缓存在与第二主设备相关联的第二缓存中时，一致性控制电路(10)和第二缓存(12)中的至少一者被配置为在将目标数据在第二缓存内维持在相同一致性状态中的同时返回安全推测性读取响应。这帮助减轻了推测性边信道攻击。