-
公开(公告)号：CN111954865B
公开(公告)日：2024-07-19
申请号：CN201980024718.5
申请日：2019-03-14
Applicant: ARM有限公司
Inventor： 伊恩·迈克尔·考尔菲尔德 , 彼得·理查德·格林哈尔格 , 弗雷德里克·克劳德·玛丽·皮里 , 阿尔宾·皮尔里克·托内尔
Abstract: 本公开的示例涉及一种装置，该装置包括：执行电路，所述执行电路用于执行限定对数据项的数据处理操作的指令。所述装置包括缓存存储装置，所述缓存存储装置用于存储数据项的临时副本。所述装置包括预提取电路，所述预提取电路用于：a)通过以下方式预测数据项将受到所述执行电路的数据处理操作：确定所述数据项与所述执行电路的先前数据项检索的外推一致；并且识别所述指令的至少一个控制流元素指示所述数据项将受到所述执行电路的数据处理操作，以及b)将数据项预提取到所述缓存存储装置中。
-
公开(公告)号：CN111954865A
公开(公告)日：2020-11-17
申请号：CN201980024718.5
申请日：2019-03-14
Applicant: ARM有限公司
Inventor： 伊恩·迈克尔·考尔菲尔德 , 彼得·理查德·格林哈尔格 , 弗雷德里克·克劳德·玛丽·皮里 , 阿尔宾·皮尔里克·托内尔
Abstract: 本公开的示例涉及一种装置，该装置包括：执行电路，所述执行电路用于执行限定对数据项的数据处理操作的指令。所述装置包括缓存存储装置，所述缓存存储装置用于存储数据项的临时副本。所述装置包括预提取电路，所述预提取电路用于：a)通过以下方式预测数据项将受到所述执行电路的数据处理操作：确定所述数据项与所述执行电路的先前数据项检索的外推一致；并且识别所述指令的至少一个控制流元素指示所述数据项将受到所述执行电路的数据处理操作，以及b)将数据项预提取到所述缓存存储装置中。
-
公开(公告)号：CN111936979A
公开(公告)日：2020-11-13
申请号：CN201980024237.4
申请日：2019-03-12
Applicant: ARM有限公司
Inventor： 安德烈亚斯·拉斯·桑德伯格 , 斯蒂芬·迪斯特尔霍斯特 , 尼克斯·尼克勒睿思 , 伊恩·迈克尔·考尔菲尔德 , 彼得·理查德·格林哈尔格 , 弗雷德里克·克劳德·玛丽·皮里 , 阿尔宾·皮尔里克·托内尔
IPC: G06F12/0831
Abstract: 一致性控制电路(10)支持从请求方主设备(4)接收的安全推测性读取事务的处理。安全推测性读取事务是如下类型的：其请求目标数据被返回到请求方主设备(4)的请求方缓存(11)，同时禁止响应于安全推测性读取事务的其他缓存(12)中的与目标数据相关联的一致性状态的任何变化。作为响应，至少当目标数据被缓存在与第二主设备相关联的第二缓存中时，一致性控制电路(10)和第二缓存(12)中的至少一者被配置为在将目标数据在第二缓存内维持在相同一致性状态中的同时返回安全推测性读取响应。这帮助减轻了推测性边信道攻击。
-
公开(公告)号：CN111936980B
公开(公告)日：2024-10-25
申请号：CN201980023742.7
申请日：2019-03-20
Applicant: ARM有限公司
Inventor： 弗雷德里克·克劳德·玛丽·皮里 , 彼得·理查德·格林哈尔格 , 伊恩·迈克尔·考尔菲尔德 , 阿尔宾·皮尔里克·托内尔 , 杰弗里·艾伦·凯尔
IPC: G06F12/0891 , G06F9/30
Abstract: 提供了用于控制将数据分配到缓存存储中的装置和方法。该装置包括用于执行指令的处理电路，以及用于存储当执行指令时访问的数据的缓存存储。缓存控制电路被布置为在敏感分配条件被确定为存在时，响应于处理电路推测性地执行识别要被分配到缓存存储中的数据的存储器访问指令，将数据分配到缓存存储中并且与被分配到缓存存储中的数据相关联地设置有条件分配标志。缓存控制电路随后响应于检测到分配解决事件，基于分配解决事件的类型来确定是要清除有条件分配标志以使得该数据之后被视为无条件分配的，还是引起缓存存储中的该数据的无效。这种方案可降低缓存对于基于推测的缓存定时边信道攻击的脆弱性。
-
公开(公告)号：CN111919197B
公开(公告)日：2024-09-13
申请号：CN201980022496.3
申请日：2019-03-12
Applicant: ARM有限公司
Inventor： 彼得·理查德·格林哈尔格 , 弗雷德里克·克劳德·玛丽·皮里 , 伊恩·迈克尔·考尔菲尔德 , 阿尔宾·皮尔里克·托内尔
Abstract: 本公开涉及数据处理装置和数据处理方法。一种装置，包括：处理电路14，用于响应于指令而执行数据处理，该处理电路支持对用于从存储器系统20、22中读取数据的读取操作的推测性处理；以及控制电路12、14、20，用于识别要被处理电路处理的指令的序列是否包括推测性边信道提示指令并且依据指令是否包括推测性边信道提示指令而确定是否触发推测性边信道缓和措施，其中，该推测性边信道提示指令指示：如果至少一个后续读取操作被推测性处理，则是否存在信息泄漏的风险。这可以帮助减小为防范推测性边信道攻击而采取的措施的性能影响。
-
Patent Agency Ranking
公开(公告)号：CN112639729A
公开(公告)日：2021-04-09
申请号：CN201980056175.5
申请日：2019-07-17
Applicant: ARM有限公司
Inventor： 彼得·理查德·格林哈尔格 , 弗雷德里克·克劳德·玛丽·皮里 , 伊恩·迈克尔·考尔菲尔德 , 阿尔宾·皮尔里克·托内尔
Abstract: 提供了一种用于处理指令的设备和方法。所述设备具有用于执行指令的执行电路，其中每个指令需要使用一个或多个源操作数值来执行关联操作以产生结果值。发布电路用于维护等待由所述执行电路执行的未决指令的记录，并且预测电路用于为选择的未决指令产生预测的源操作数值。优化电路然后被布置为在下述情况下针对所述选择的未决指令检测到优化条件：考虑到所述选择的未决指令的所述关联操作，所述预测的源操作数值使得所述结果值在不执行所述关联操作的情况下是已知的。响应于检测到所述优化条件，实现优化操作，而不是使所述执行电路执行所述关联操作以执行所述选择的未决指令。这可导致显著的性能和/或功耗改进。
-
公开(公告)号：CN102971718B
公开(公告)日：2015-12-16
申请号：CN201180029501.7
申请日：2011-05-11
Applicant: ARM有限公司
Inventor： 弗雷德里克·克劳德·玛丽·皮里 , 路易斯-玛丽·文森特·穆顿 , 卢卡·斯卡拉布里诺
CPC classification number: G06F12/0842 , G06F9/52 , G06F12/0808 , G06F12/0831 , G06F12/0837 , G06F12/1027
Abstract: 提供了一种用于处理经发布至数据处理设备内本地高速缓存结构的访问操作的设备与方法。该数据处理设备包括多个处理单元，每个处理单元具有与该处理单元相关联的本地高速缓存结构。还提供了共享访问协调电路系统以协调经发布至任一本地高速缓存结构的共享访问操作的处理。对共享访问操作而言，与本地高速缓存结构相关联的访问控制电路系统将对该本地高速缓存结构执行本地访问操作，该共享高速缓存操作是发布至该本地高速缓存结构，并且，访问控制电路将向共享访问协调电路是统发布共享访问信息。对本地访问操作而言，访问控制电路系统通常将在相关联的本地高速缓存结构上执行本地访问操作，并且，不通知共享访问协调电路系统。然而，如果已设置访问操作扩展值，则访问控制电路系统将这种本地访问操作视为共享访问操作。即使在操作系统和/或应用程序自一个处理单元迁移至另一处理单元之后，这种方法仍确保正确操作。
-
公开(公告)号：CN111936979B
公开(公告)日：2024-12-10
申请号：CN201980024237.4
申请日：2019-03-12
Applicant: ARM有限公司
Inventor： 安德烈亚斯·拉斯·桑德伯格 , 斯蒂芬·迪斯特尔霍斯特 , 尼克斯·尼克勒睿思 , 伊恩·迈克尔·考尔菲尔德 , 彼得·理查德·格林哈尔格 , 弗雷德里克·克劳德·玛丽·皮里 , 阿尔宾·皮尔里克·托内尔
IPC: G06F12/0831
Abstract: 一致性控制电路(10)支持从请求方主设备(4)接收的安全推测性读取事务的处理。安全推测性读取事务是如下类型的：其请求目标数据被返回到请求方主设备(4)的请求方缓存(11)，同时禁止响应于安全推测性读取事务的其他缓存(12)中的与目标数据相关联的一致性状态的任何变化。作为响应，至少当目标数据被缓存在与第二主设备相关联的第二缓存中时，一致性控制电路(10)和第二缓存(12)中的至少一者被配置为在将目标数据在第二缓存内维持在相同一致性状态中的同时返回安全推测性读取响应。这帮助减轻了推测性边信道攻击。
-
公开(公告)号：CN112639729B
公开(公告)日：2024-08-27
申请号：CN201980056175.5
申请日：2019-07-17
Applicant: ARM有限公司
Inventor： 彼得·理查德·格林哈尔格 , 弗雷德里克·克劳德·玛丽·皮里 , 伊恩·迈克尔·考尔菲尔德 , 阿尔宾·皮尔里克·托内尔
Abstract: 提供了一种用于处理指令的设备和方法。所述设备具有用于执行指令的执行电路，其中每个指令需要使用一个或多个源操作数值来执行关联操作以产生结果值。发布电路用于维护等待由所述执行电路执行的未决指令的记录，并且预测电路用于为选择的未决指令产生预测的源操作数值。优化电路然后被布置为在下述情况下针对所述选择的未决指令检测到优化条件：考虑到所述选择的未决指令的所述关联操作，所述预测的源操作数值使得所述结果值在不执行所述关联操作的情况下是已知的。响应于检测到所述优化条件，实现优化操作，而不是使所述执行电路执行所述关联操作以执行所述选择的未决指令。这可导致显著的性能和/或功耗改进。
-
公开(公告)号：CN111919197A
公开(公告)日：2020-11-10
申请号：CN201980022496.3
申请日：2019-03-12
Applicant: ARM有限公司
Inventor： 彼得·理查德·格林哈尔格 , 弗雷德里克·克劳德·玛丽·皮里 , 伊恩·迈克尔·考尔菲尔德 , 阿尔宾·皮尔里克·托内尔
Abstract: 一种装置，包括：处理电路14，用于响应于指令而执行数据处理，该处理电路支持对用于从存储器系统20、22中读取数据的读取操作的推测性处理；以及控制电路12、14、20，用于识别要被处理电路处理的指令的序列是否包括推测性边信道提示指令并且依据指令是否包括推测性边信道提示指令而确定是否触发推测性边信道缓和措施，其中，该推测性边信道提示指令指示：如果至少一个后续读取操作被推测性处理，则是否存在信息泄漏的风险。这可以帮助减小为防范推测性边信道攻击而采取的措施的性能影响。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.016 seconds)
