公开(公告)号：CN114341771A

公开(公告)日：2022-04-12

申请号：CN202080059715.8

申请日：2020-08-28

Applicant: 高通股份有限公司

Inventor： J·徐 ,  M·H·罗 ,  D·T·丘 ,  X·L·勒鲁 ,  L·R·摩尔

IPC: G06F1/3234 ,  G06F1/324 ,  G06F1/3296 ,  G11C5/14 ,  G11C7/10 ,  G11C11/4074 ,  G11C11/409

Abstract: 提出了用于使用动态电压缩放的存储器的方法和装置。该装置包括被配置为与主机通信的存储器。存储器包括外围部分和存储器阵列。存储器还被配置为从至少一个功率管理电路接收第一供应电压和第二供应电压。存储器还包括开关电路。开关电路被配置为选择性地向外围部分提供第一供应电压和第二供应电压。第一供应电压是静态的并且具有第一电压范围。第二供应电压具有低第二电压范围和高第二电压范围。

公开(公告)号：CN113519025A

公开(公告)日：2021-10-19

申请号：CN202080017983.3

申请日：2020-02-28

Applicant: 高通股份有限公司

Inventor： J·徐 ,  D·T·丘 ,  M·H·罗 ,  S·托祖尔 ,  R·库玛

IPC: G11C7/10 ,  G06F1/3237 ,  G06F1/3234

Abstract: 提出了用于改进数据时钟以降低功耗的方法和装置。该装置包括存储器，该存储器被配置为经由链路从主机接收数据时钟并且将数据时钟与主机同步。存储器包括时钟树缓冲器，该时钟树缓冲器被配置为基于数据时钟来进行触发以捕获写入数据或输出读取数据；以及命令解码器，该命令解码器被配置为在数据时钟在主机与存储器之间同步的同时，检测数据时钟暂停命令。时钟树缓冲器被配置为响应于命令解码器检测到数据时钟暂停命令，禁止基于数据时钟来进行触发。主机包括存储器控制器，该存储器控制器被配置为在数据时钟在主机与存储器之间被同步的同时，经由链路向存储器提供数据时钟暂停命令。

公开(公告)号：CN117083601B

公开(公告)日：2025-02-14

申请号：CN202280025226.X

申请日：2022-03-11

Applicant: 高通股份有限公司

Inventor： J·徐 ,  P·德希穆克 ,  M·H·罗 ,  S·托祖尔

IPC: G06F13/16

Abstract: 动态随机存取存储器(DRAM)数据可以由存储器控制器使用广播模式或非广播模式来访问。在广播模式下，作为访问请求的主题的数据的第一部分和作为访问请求的主题的数据的第二部分可以分别经由第一伪通道和第二伪通道并发地访问。在非广播模式下，作为访问请求的主题的数据可以经由第一伪通道和第二伪通道中的选定伪通道来访问。

公开(公告)号：CN117083601A

公开(公告)日：2023-11-17

申请号：CN202280025226.X

申请日：2022-03-11

Applicant: 高通股份有限公司

Inventor： J·徐 ,  P·德希穆克 ,  M·H·罗 ,  S·托祖尔

IPC: G06F13/16

Abstract: 动态随机存取存储器(DRAM)数据可以由存储器控制器使用广播模式或非广播模式来访问。在广播模式下，作为访问请求的主题的数据的第一部分和作为访问请求的主题的数据的第二部分可以分别经由第一伪通道和第二伪通道并发地访问。在非广播模式下，作为访问请求的主题的数据可以经由第一伪通道和第二伪通道中的选定伪通道来访问。

公开(公告)号：CN119032349A

公开(公告)日：2024-11-26

申请号：CN202380034538.1

申请日：2023-04-05

Applicant: 高通股份有限公司

Inventor： E·伊派克 ,  H·奥马尔 ,  B·雷赫利克 ,  S·R·库安尔 ,  B·达什蒂波尔 ,  M·H·罗 ,  J·格玛 ,  M·西弗森 ,  G·帕特西拉拉斯 ,  A·E·特纳

IPC: G06F13/16 ,  G11C11/406

Abstract: 公开了用于存储器设备的选择性刷新技术。在一个方面，与具有对某些存储器段的频繁重复读取或写入命令的应用一起使用的存储器设备可能能够设置使这些某些存储器段免于被主动刷新的标志或类似指示。通过使这些存储器段免于被主动刷新，这些存储器段得以连续使用，从而提高了性能。同样，因为这些存储器段频繁成为读取或写入命令的对象，所以通过执行该读取或写入命令来间接刷新这些存储器段。

公开(公告)号：CN114365225A

公开(公告)日：2022-04-15

申请号：CN202080060019.9

申请日：2020-08-11

Applicant: 高通股份有限公司

Inventor： J·徐 ,  M·H·罗 ,  D·T·丘 ,  X·L·勒鲁普 ,  L·R·摩尔

IPC: G11C29/42 ,  G11C7/10

Abstract: 提出了一种用于系统纠错码功能的方法和装置。该装置包括被配置为与主机通信的存储器。存储器包括被配置为存储数据的存储器阵列。存储器被配置为在执行计算功能时向主机提供被存储在存储器阵列中的数据，并且被配置为向主机提供与数据相关联的纠错码(ECC)。ECC在存储器的第一配置中不被存储在存储器阵列中并且在存储器的第二配置中被存储在存储器阵列中。

公开(公告)号：CN120019365A

公开(公告)日：2025-05-16

申请号：CN202380071787.8

申请日：2023-09-14

Applicant: 高通股份有限公司

Inventor： J·徐 ,  P·德希穆克 ,  M·H·罗 ,  S·帕拉查拉 ,  O·阿拉瓦纳

IPC: G06F11/10

Abstract: 本公开内容提供了用于支持元数据的存储器系统的系统、方法和设备。在第一方面中，一种在存储器件处处理数据和元数据的方法包括：经由至少一个数据连接，将来自主机的数据接收到第一多个寄存器中；经由至少一个非数据连接，将来自主机的元数据接收到第二多个寄存器中；将数据存储在存储器阵列的第一部分中；以及，将元数据存储在存储器阵列的第二部分中。还要求保护和描述其他的方面和特征。

公开(公告)号：CN119053953A

公开(公告)日：2024-11-29

申请号：CN202380032678.5

申请日：2023-03-29

Applicant: 高通股份有限公司

Inventor： E·伊派克 ,  H·奥马尔 ,  B·里奇利克 ,  J·格玛 ,  M·西弗森 ,  M·H·罗 ,  J·徐

IPC: G06F13/16 ,  G11C7/10

Abstract: 公开了用于存储器系统的自适应数据编码的系统和方法。在一方面，存储器总线用基于未决数据事务周期性地计算簇中心的更灵活的编码方案来代替数据总线反转编码技术。动态簇中心与异或(XOR)函数一起使用，以尽量减小通过存储器总线传送的消耗功率的位的数量。例如，在一些标准中，传送一涉及状态转变并且消耗功率。在其他标准中，传送零涉及状态转变并且消耗功率。本公开适用于这两种情况。通过尽量减少通过该存储器总线传送的消耗功率的位，功率消耗得以减少。