公开(公告)号：CN117015828A

公开(公告)日：2023-11-07

申请号：CN202280019142.5

申请日：2022-02-09

Applicant: 高通股份有限公司

Inventor： C·德塞 ,  S·沙玛 ,  A·斯里坎特 ,  P·J·科德利佩特 ,  Y·高

IPC: G11C11/414

Abstract: 公开了一种SRAM阵列电路，其中第一行中的阱抽头单元的水平N阱通过P型衬底区域与第二行中的阱抽头单元的水平N阱分离。阱抽头单元包括在P型衬底区域中设置在第一行和第二行中的水平N阱之间的双侧P型阱抽头，该双侧P型阱抽头在SRAM阵列电路中的阱抽头单元的列的两侧上向P型衬底提供接地电压，而不是每侧一个P型阱抽头。没有垂直N阱的阱抽头单元减小了宽度，这对应于SRAM阵列电路的宽度的减小。P型注入区域中的双侧P型阱抽头可以包括向P型衬底提供接地电压的多个折叠指状物。

公开(公告)号：CN115943464A

公开(公告)日：2023-04-07

申请号：CN202180047271.0

申请日：2021-06-08

Applicant: 高通股份有限公司

Inventor： H·李 ,  A·C·科塔 ,  A·斯里坎特

IPC: G11C29/00

Abstract: 本公开提供了根据各个方面的具有数据冗余的位单元。在某些方面，位单元包括耦合到写入位线的第一存储器元件，以及耦合在第一存储器元件与地之间的第一写入访问开关。位单元还包括耦合到写入位线的第二存储器元件，以及耦合在第二存储器元件与地之间的第二写入访问开关。位单元还包括耦合在第一存储器元件与读取位线之间的读取访问开关，其中读取访问开关的控制输入端耦合到读取选择线。

公开(公告)号：CN115943464B

公开(公告)日：2024-01-23

申请号：CN202180047271.0

申请日：2021-06-08

Applicant: 高通股份有限公司

Inventor： H·李 ,  A·C·科塔 ,  A·斯里坎特

IPC: G11C29/00

Abstract: 本公开提供了根据各个方面的具有数据冗余的位单元。在某些方面，位单元包括耦合到写入位线的第一存储器元件，以及耦合在第一存储器元件与地之间的第一写入访问开关。位单元还包括耦合到写入位线的第二存储器元件，以及耦合在第二存储器元件与地之间的第二写入访问开关。位单元还包括耦合在第一存储器元件与读取位线之间的读取访问开关，其中读取访问开关的控制输入端耦合到读取选择线。

公开(公告)号：CN116261755A

公开(公告)日：2023-06-13

申请号：CN202180068161.2

申请日：2021-09-10

Applicant: 高通股份有限公司

Inventor： H·李 ,  A·C·科塔 ,  A·斯里坎特

IPC: G11C17/18

Abstract: 一种OTP存储器单元电路包括读取访问开关，该读取访问开关被耦合至读取电流路径中的熔丝，以允许读取电流在读取操作期间流过该熔丝。能够在写入操作中切断的该读取访问开关根据该读取电流来确定大小，以减少可能导致不可靠结果的泄漏电流。被耦合至该读取访问开关和该熔丝之间的节点的二极管电路提供通过该熔丝的写入电流路径，该写入电流路径不同于该OTP存储器单元电路中的该读取电流路径。该二极管电路被配置为通过包括该熔丝的该写入电流路径来驱动写入电流，该写入电流足以在写入操作中使该熔丝熔断。与该OTP存储器单元电路中的可比驱动强度的写入访问晶体管相比，该二极管电路占用更小的面积。

公开(公告)号：CN115918287B

公开(公告)日：2023-09-08

申请号：CN202180050863.8

申请日：2021-07-09

Applicant: 高通股份有限公司

Inventor： K·K·奥鲁甘蒂 ,  S·古拉姆 ,  V·B·R·萨穆 ,  P·J·科德利佩特 ,  D·辛格 ,  C·德塞 ,  S·沙玛 ,  A·斯里坎特 ,  Y·高

IPC: H10B10/00

Abstract: IC包括第一存储器块、第二存储器块以及在第一存储器块与第二存储器块之间的第一存储器边界单元。第一存储器边界单元包括在该单元的第一侧上的、到第一存储器块的第一存储器核端盖。第一存储器边界单元还包括在该单元的第二侧上的、到第二存储器块的第二存储器核端盖。第二侧与第一侧相对。第一存储器边界单元还包括在第一存储器核端盖与第二存储器核端盖之间的存储器间隙部分。存储器间隙部分在第一存储器核端盖与第二存储器核端盖之间提供间隙。

公开(公告)号：CN115918287A

公开(公告)日：2023-04-04

申请号：CN202180050863.8

申请日：2021-07-09

Applicant: 高通股份有限公司

Inventor： K·K·奥鲁甘蒂 ,  S·古拉姆 ,  V·B·R·萨穆 ,  P·J·科德利佩特 ,  D·辛格 ,  C·德塞 ,  S·沙玛 ,  A·斯里坎特 ,  Y·高

IPC: H10B10/00

Abstract: IC包括第一存储器块、第二存储器块以及在第一存储器块与第二存储器块之间的第一存储器边界单元。第一存储器边界单元包括在该单元的第一侧上的、到第一存储器块的第一存储器核端盖。第一存储器边界单元还包括在该单元的第二侧上的、到第二存储器块的第二存储器核端盖。第二侧与第一侧相对。第一存储器边界单元还包括在第一存储器核端盖与第二存储器核端盖之间的存储器间隙部分。存储器间隙部分在第一存储器核端盖与第二存储器核端盖之间提供间隙。