公开(公告)号：CN101523683B

公开(公告)日：2012-11-21

申请号：CN200780037565.5

申请日：2007-07-17

Applicant: 飞思卡尔半导体公司

Inventor： J·W·米勒 ,  M·埃瑟顿 ,  M·G·卡兹茵斯基 ,  M·施托金格

IPC: H02H9/00

CPC classification number: H02H9/046 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种集成电路包括被布置在衬底处的第一I/O单元(201)，该第一I/O单元包括第一静电放电(ESD)钳位晶体管器件(230)。该第一ESD钳位晶体管器件包括控制电极、耦接到第一电压参考总线的第一电流电极和耦接到第二电压参考总线的第二电流电极。第一ESD钳位晶体管器件(230)具有第一沟道宽度。该集成电路还包括第二I/O单元(209)，其包括第二ESD钳位晶体管器件(236)。第二ESD钳位晶体管器件(236)包括控制电极、耦接到第一电压参考总线的第一电流电极和耦接到第二电压参考总线的第二电流电极。第二ESD钳位晶体管器件具有与第一沟道宽度不同的第二沟道宽度。

公开(公告)号：CN104134978A

公开(公告)日：2014-11-05

申请号：CN201410150364.8

申请日：2014-04-15

Applicant: 飞思卡尔半导体公司

Inventor： M·埃瑟顿 ,  A·P·格德曼 ,  R·S·鲁思 ,  J·W·米勒 ,  M·S·莫萨 ,  M·A·斯托金戈

IPC: H02H9/02

CPC classification number: H01L27/0292 ,  H01L27/0285

Abstract: 本发明涉及具有高的有效维持电压的静电放电（ESD）钳位电路。在一些实施例中，集成电路能包括:操作地耦接到第一电压总线（升压）和参考总线（VSS）的触发电路;包括操作地耦接到第二电压总线的阳极端的二极管，所述第二电压总线与第一电压总线不同;包括操作地耦接到所述触发电路的输出端的栅极、操作地耦接到所述二极管的阴极端的漏极以及操作地耦接到所述参考总线的源极的晶体管；以及操作地耦接到所述第一电压总线、所述第二电压总线和所述参考总线的输入/输出（I/O）单元。

公开(公告)号：CN101523683A

公开(公告)日：2009-09-02

申请号：CN200780037565.5

申请日：2007-07-17

Applicant: 飞思卡尔半导体公司

Inventor： J·W·米勒 ,  M·埃瑟顿 ,  M·G·卡兹茵斯基 ,  M·施托金格

IPC: H02H9/00

CPC classification number: H02H9/046 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种集成电路包括被布置在衬底处的第一I/O单元(201)，该第一I/O单元包括第一静电放电(ESD)钳位晶体管器件(230)。该第一ESD钳位晶体管器件包括控制电极、耦接到第一电压参考总线的第一电流电极和耦接到第二电压参考总线的第二电流电极。第一ESD钳位晶体管器件(230)具有第一沟道宽度。该集成电路还包括第二I/O单元(209)，其包括第二ESD钳位晶体管器件(236)。第二ESD钳位晶体管器件(236)包括控制电极、耦接到第一电压参考总线的第一电流电极和耦接到第二电压参考总线的第二电流电极。第二ESD钳位晶体管器件具有与第一沟道宽度不同的第二沟道宽度。