-
公开(公告)号：CN113380299A
公开(公告)日：2021-09-10
申请号：CN202110733113.2
申请日：2021-06-28
Applicant: 长江存储科技有限责任公司
Abstract: 本申请提供控制存储器数据信号占空比的装置存储系统、存储器件、预驱动器及预驱动器的控制方法，其中预驱动器包括：多级信号增强单元，用于接收数据输入信号，多个所述信号增强单元级联，前一级所述信号增强单元的输出信号作为后一级所述信号增强单元的输入信号；多级电阻调节单元，其中每一级所述电阻调节单元与每一级所述信号增强单元串联连接，并且每一对相互串联连接的所述电阻调节单元和所述信号增强单元位于电源端与接地端之间，每一级所述电阻调节单元用于接收门控信号和控制信号，并且用于接收所述门控信号和所述控制信号，并调节所述电阻调节单元的等效电阻。
-
公开(公告)号：CN118692542A
公开(公告)日：2024-09-24
申请号：CN202410790322.4
申请日：2021-03-24
Applicant: 长江存储科技有限责任公司
Abstract: 在某些方面中，一种用于多模式校准的电路可以包括电阻器输入。该电路还可以包括连接至电阻器输入并且连接至第一多个电压源的第一比较器。该电路还可以额外包括第一上拉驱动器。该电路还可以包括逻辑上拉代码生成器以校准第一上拉驱动器。该电路可以额外包括第一上拉驱动器的副本。该电路还可以包括第一下拉驱动器以及连接至该副本、第一下拉驱动器和第二多个电压源的第二比较器。第二比较器可以将第一下拉驱动器和第二上拉驱动器之间的中点的电压与第二多个电压源中的一个电压源进行比较。该电路还可以包括逻辑下拉代码生成器。
-
Patent Agency Ranking
公开(公告)号：CN113196403A
公开(公告)日：2021-07-30
申请号：CN202180000929.2
申请日：2021-03-24
Applicant: 长江存储科技有限责任公司
Abstract: 在某些方面中，一种用于多模式校准的电路可以包括电阻器输入。该电路还可以包括连接至电阻器输入并且连接至第一多个电压源的第一比较器。该电路还可以额外包括第一上拉驱动器。该电路还可以包括逻辑上拉代码生成器以校准第一上拉驱动器。该电路可以额外包括第一上拉驱动器的副本。该电路还可以包括第一下拉驱动器以及连接至该副本、第一下拉驱动器和第二多个电压源的第二比较器。第二比较器可以将第一下拉驱动器和第二上拉驱动器之间的中点的电压与第二多个电压源中的一个电压源进行比较。该电路还可以包括逻辑下拉代码生成器。
-
公开(公告)号：CN118591988A
公开(公告)日：2024-09-03
申请号：CN202380008961.4
申请日：2023-03-17
Applicant: 长江存储科技有限责任公司
IPC: H03K5/156
Abstract: 公开了一种占空比校正电路(300)和一种占空比校正方法。所公开的占空比校正电路(300)可以包括：被配置为将时钟信号转换成电压的至少一个低通滤波器(320)、以及被配置为将该电压与参考电压进行比较以输出比较信号的电压比较器(330)。所公开的占空比校正电路可以进一步包括被配置为基于对电压的比较从第一方法和不同于第一方法的第二方法中选择占空比校正方法的控制器(340)。所公开的占空比校正电路可以进一步包括被配置为使用所选择的占空比校正方法执行占空比调整操作以调整该时钟信号的占空比的占空比调节器(310)。
-
公开(公告)号：CN113380299B
公开(公告)日：2022-05-20
申请号：CN202110733113.2
申请日：2021-06-28
Applicant: 长江存储科技有限责任公司
Abstract: 本申请提供控制存储器数据信号占空比的装置存储系统、存储器件、预驱动器及预驱动器的控制方法，其中预驱动器包括：多级信号增强单元，用于接收数据输入信号，多个所述信号增强单元级联，前一级所述信号增强单元的输出信号作为后一级所述信号增强单元的输入信号；多级电阻调节单元，其中每一级所述电阻调节单元与每一级所述信号增强单元串联连接，并且每一对相互串联连接的所述电阻调节单元和所述信号增强单元位于电源端与接地端之间，每一级所述电阻调节单元用于接收门控信号和控制信号，并且用于接收所述门控信号和所述控制信号，并调节所述电阻调节单元的等效电阻。
-
-
公开(公告)号：CN113196403B
公开(公告)日：2024-07-09
申请号：CN202180000929.2
申请日：2021-03-24
Applicant: 长江存储科技有限责任公司
Abstract: 在某些方面中，一种用于多模式校准的电路可以包括电阻器输入。该电路还可以包括连接至电阻器输入并且连接至第一多个电压源的第一比较器。该电路还可以额外包括第一上拉驱动器。该电路还可以包括逻辑上拉代码生成器以校准第一上拉驱动器。该电路可以额外包括第一上拉驱动器的副本。该电路还可以包括第一下拉驱动器以及连接至该副本、第一下拉驱动器和第二多个电压源的第二比较器。第二比较器可以将第一下拉驱动器和第二上拉驱动器之间的中点的电压与第二多个电压源中的一个电压源进行比较。该电路还可以包括逻辑下拉代码生成器。
-
-
-
-
-
-
Search Results
7
records
(took 0.027 seconds)
