-
公开(公告)号：CN112416857B
公开(公告)日：2024-04-26
申请号：CN202011448255.6
申请日：2020-12-09
Applicant: 重庆金美通信有限责任公司
IPC: G06F15/78
Abstract: 本发明公开了一种不依赖处理器的FPGA外设芯片动态配置方法，包括：使用TCL脚本创建配置指令函数；运行所述TCL脚本通过JTAG仿真接口下发配置指令；FPGA中的虚拟I/O模块中转接收所述配置指令；指令处理模块解析所述配置指令的参数，向配置执行模块下达配置任务，推送配置参数；所述配置执行模块提取配置参数按配置请求产生配置接口总线动作，配置FPGA外设；完成配置后，反向传输结果信息至所述虚拟I/O模块。该方法可实现在无板载处理器参与的条件下，仅依赖JTAG仿真硬件接口，通过设计TCL脚本指令函数和内部处理逻辑，实时的对FPGA外设进行动态、快速、批量更新寄存器配置，在简化软硬件支撑条件的同时，提高了产品开发中的测试效率。
-
公开(公告)号：CN113741987A
公开(公告)日：2021-12-03
申请号：CN202110976206.8
申请日：2021-08-24
Applicant: 重庆金美通信有限责任公司
IPC: G06F9/4401 , G06F9/50 , G06F13/28
Abstract: 本发明公开了一种Linux系统下FPGA数据低延时接收方法，包括以下步骤：S1、Linux系统下的CPU软件在内存中初始化环形数据缓冲区，并初始化DMA接收通道；S2、CPU软件启动FPGA侧的DMA控制器使能接收；S3、当有外部数据包到达时，FPGA接收该数据包的数据，并利用基于ARM AXI总线的DMA通道将该数据包传输到所述环形数据缓冲区；S4、在该数据包的数据接收完成后，FPGA向DMA控制器发送数据完成信号，DMA控制器向CPU软件发起DMA完成中断；CPU软件响应该中断后对所述环形数据缓冲区的数据进行处理；S5、当有新数据包到达时，重复执行S3‑S4。本发明能够降低数据接收流程延迟，避免因延迟导致FPGA侧功能异常，减少FPGA存储逻辑资源消耗，降低CPU暂用率，从而提高系统数据传输效率。
-
公开(公告)号：CN112416857A
公开(公告)日：2021-02-26
申请号：CN202011448255.6
申请日：2020-12-09
Applicant: 重庆金美通信有限责任公司
IPC: G06F15/78
Abstract: 本发明公开了一种不依赖处理器的FPGA外设芯片动态配置方法，包括：使用TCL脚本创建配置指令函数；运行所述TCL脚本通过JTAG仿真接口下发配置指令；FPGA中的虚拟I/O模块中转接收所述配置指令；指令处理模块解析所述配置指令的参数，向配置执行模块下达配置任务，推送配置参数；所述配置执行模块提取配置参数按配置请求产生配置接口总线动作，配置FPGA外设；完成配置后，反向传输结果信息至所述虚拟I/O模块。该方法可实现在无板载处理器参与的条件下，仅依赖JTAG仿真硬件接口，通过设计TCL脚本指令函数和内部处理逻辑，实时的对FPGA外设进行动态、快速、批量更新寄存器配置，在简化软硬件支撑条件的同时，提高了产品开发中的测试效率。
-
公开(公告)号：CN211982119U
公开(公告)日：2020-11-20
申请号：CN202020673369.X
申请日：2020-04-28
Applicant: 重庆金美通信有限责任公司
IPC: H04R3/00
Abstract: 本实用新型公开了一种音频接口保护电路，包括双向TVS二极管V1、双向TVS二极管V2、电容C1、C2、C3和C4，磁珠L1和L2；所述双向TVS二极管V1一端接音频接口连接器的MIC_1信号且与电容C1和磁珠L1的其中一端相连接，双向TVS二极管V1的另一端接地，电容C1的另外一端接地，磁珠L1的另一端接音频接口芯片的MIC引脚，并与电容C2的一端连接，电容C2的另一端接地；所述双向TVS二极管V2一端接音频接口连接器的PHONE_1信号且与电容C3和磁珠L2的其中一端相连接，双向TVS二极管V2的另一端接地，电容C3的另外一端接地，磁珠L2的另一端接音频接口芯片的PHONE引脚，并与电容C4的一端连接，电容C4的另一端接地。本实用新型电路解决了音频接口的浪涌、静电和EMI(电磁干扰)问题，具有成本低，体积小等优点。
-
-
-
Search Results
4
records
(took 0.031 seconds)
