可重构DW卷积和普通卷积的FPGA实现方法及其加速器

    公开(公告)号:CN116775558A

    公开(公告)日:2023-09-19

    申请号:CN202310963503.8

    申请日:2023-08-02

    Abstract: 本发明涉及一种可重构DW卷积和普通卷积的FPGA实现方法及其加速器,属于计算机领域。该方法包括以下步骤:对FPGA部署卷积神经网络模型时,进行输入特征图的数据重排和权重数据重排;采用数据切片重排,一次将一个切片中的数据存储到FPGA的片上存储中。本发明的方法旨在通过ARM上权重排序程序的简单修改即可完成DW卷积和普通卷积在FPGA上的融合,且不需要再对FPGA上部署的加速器做更多的修改。即在不额外增加任何FPGA硬件资源的情况下,将DW卷积融合到针对普通卷积设计的加速器中。

    一种卷积神经网络数据流切片尺寸的优化方法

    公开(公告)号:CN116225989A

    公开(公告)日:2023-06-06

    申请号:CN202211603051.4

    申请日:2022-12-13

    Abstract: 本发明涉及一种卷积神经网络数据流切片尺寸的优化方法,属于数据传输技术领域。通过采用“计算通信比”模型为指定的加速器平台,在一定量的片上存储空间约束条件下,分析设计最适合其的切片数据流尺寸,使所部署的卷积神经网络模型能够发挥出平台最大理论算力,避免因卷积神经网络大量并行计算所造成的密集片外数据交互,所需峰值传输带宽超出片外存储器最大有效带宽,推理性能受到内存墙瓶颈限制等一系列问题。本发明具有适应性广、易于实现等优点,能够有效的提升卷积神经网络加速器的推理速度,减少由数据传输所带来的系统延迟,由此来解决密集计算类应用的工程实践中内存墙限制问题。

    一种低片外传输带宽需求的卷积神经网络加速方法

    公开(公告)号:CN114638347A

    公开(公告)日:2022-06-17

    申请号:CN202210430624.1

    申请日:2022-04-22

    Abstract: 本发明涉及一种低片外传输带宽需求的卷积神经网络加速方法,属于传输技术领域。通过对基于“切片”调度策略的数据流进行复用性分析,在FPGA片上计算、存储、逻辑等资源的约束下,为卷积神经网络模型每一个卷积层设计单独的调度策略等方式,降低高吞吐量对传输带来的压力,避免有限的带宽成为系统整体性能的瓶颈,从而解决实际应用中访存拥塞的问题,提升卷积神经网络模型在FPGA平台上部署的适配的,扩宽其应用场景。本发明具备低成本、高集成度、硬件资源消耗低、结构简单、可靠性高、易于实现等优点,能有效的降低高吞吐量对传输带来的压力,避免有限的带宽成为系统整体性能的瓶颈,从而解决实际应用中访存拥塞的问题。

Patent Agency Ranking