公开(公告)号：CN116598361A

公开(公告)日：2023-08-15

申请号：CN202310562715.5

申请日：2023-05-18

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  何玉婷 ,  段祖兵 ,  张红升

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明涉及一种具有超结分裂栅的LDMOS器件，属于半导体技术领域。该器件由分裂栅区和LDMOS导电区组成，利用二氧化硅隔离层将器件两区域分隔。分裂栅区由两个尺寸、掺杂、连接方式和功能均不同的P‑Pillar1和P‑P pillar2组成，分别与两个侧面N型柱组成背靠背的PN结。两个PN结被另一二氧化硅隔离层分隔，通过导线进行连接。本发明在传统LDMOS器件结构基础上，在侧面引入两个P型柱与漂移区构成超结结构，辅助耗尽漂移区，在维持高击穿电压的情况下，能够显著降低器件的比导通电阻，最终提高了器件的Baliga优值FOM，打破了硅极限。

公开(公告)号：CN117423745A

公开(公告)日：2024-01-19

申请号：CN202311391516.9

申请日：2023-10-25

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  何玉婷 ,  段祖兵 ,  刘挺 ,  杨虹

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06

Abstract: 本发明涉及一种具有L型衬底辅助栅的LDMOS器件，属于半导体器件领域。该LDMOS器件主要包括衬底，埋氧层，以及在埋氧层表面形成的栅极控制区和LDMOS导电区。其中栅极控制区包括一L型辅助栅P+区、二氧化硅隔离层和传统栅极区；LDMOS导电区包括P‑body区、第一源极N+区、源极P+区、第二源极N+区、N型漂移区、漏极buffer区和漏极P+区。栅极控制区和LDMOS导电区通过二氧化硅隔离层相隔离。本发明解决了传统MOSFET的比导通电阻和击穿电压之间存在的硅极限关系，并打破了硅极限，极大地提高了器件的Baliga优值FOM，从而降低了器件的导通损耗。

公开(公告)号：CN116469937A

公开(公告)日：2023-07-21

申请号：CN202310440550.4

申请日：2023-04-23

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  段祖兵 ,  何玉婷

IPC: H01L29/78 ,  H01L29/417 ,  H01L29/06

Abstract: 本发明涉及一种具有L型漏极的鳍式LDMOS器件，属于半导体技术领域。该器件结构特征在于其漏极采用重掺杂L型结构，延伸至二氧化硅埋层；其漂移区由中间的延伸超结槽栅区和LDMOS导电区组成，并利用二氧化硅隔离层将延伸超结槽栅区与LDMOS导电区分离。延伸超结槽栅区由槽栅P+区、槽栅P‑区、槽栅N+区、槽栅P区、槽栅P+区组成；LDMOS导电区由源极P+区、源极N+区、P‑well区、漂移区、漏极和延伸漏极ED组成。本发明在保证获得较高的击穿电压下，能够大幅降低器件的比导通电阻和增大器件的跨导，最终提高器件的Baliga优值FOM，并打破了硅极限。