-
公开(公告)号:CN119543834A
公开(公告)日:2025-02-28
申请号:CN202411659187.6
申请日:2024-11-20
Applicant: 重庆邮电大学
IPC: H03B5/12
Abstract: 本发明涉及一种应用于抗干扰无人机毫米波雷达的CMOS压控振荡器,属于毫米波雷达设计领域,包括谐振电路、负阻有源电路和两个结构相同的开关电路。谐振电路包括:开关电容、隔直电容、谐振电容、接地电阻、调谐电阻以及谐振电感;负阻有源电路包括:交叉耦合对MOS管以及电流源;开关电路均包括:开关MOS管、接地电阻以及开关耦合电感。本发明运用双相变压器结构,使谐振电感和开关耦合电感互感,从而改变谐振电感的电感值,实现频段切换;通过以开关电容导通与关断以及开关耦合电感导通与关断的组合方式,实现VCO带宽的调谐;采用CMOS工艺进行设计,实现VCO的小型化、集成化。在保证压控振荡器的性能和版图面积的同时,实现全频段宽频带调谐范围,从而提高毫米波雷达的探测能力和分辨率,使无人机实现跳频通信和扩频通信,有效提高无人机的抗干扰能力和安全性。
-
公开(公告)号:CN119696519A
公开(公告)日:2025-03-25
申请号:CN202411738878.5
申请日:2024-11-29
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种模式可重构的Doherty功率放大器,属于微波电路技术领域,该功率放大器包含功分器、载波功率放大器模块、峰值功率放大器模块和合路阻抗。本专利在不改变匹配电路的情况下,通过交换两个晶体管的栅极偏置,使得Doherty功率放大器实现工作频段可重构的功能,从而使得放大器能够在多个频段工作。本专利还利用PIN开关SMP1345‑079改变其输出匹配电路,使得此放大器工作频段带宽增加。本专利所发明的功放工作在两个模式,第一个模式工作频段是2.5‑2.9GHz和3.3‑3.7GHz,第二个模式工作频段是2.8‑3.4GHz。本发明采用互反门偏置在不同频段的两种模式之间切换,所提出的Doherty功率放大器可以覆盖运营商5G的各种频段,因此,它为宽带业务中的5G提供了一个有前途的解决方案。
-
公开(公告)号:CN119519603A
公开(公告)日:2025-02-25
申请号:CN202411581538.6
申请日:2024-11-07
Applicant: 重庆邮电大学
IPC: H03B5/30
Abstract: 本发明涉及一种基于单相多绕组变压器的近地轨道卫星互联网毫米波振荡器,属于近地轨道卫星通信设计领域,包括三个结构相同的谐振电路和负阻有源电路。谐振电路均包括:开关电容、隔直电容、谐振电容、接地电阻、调谐电阻、谐振电感以及开关耦合电感,负阻有源电路均包括:交叉耦合对MOS管以及电流源。本发明的谐振电感和所有的开关耦合电感采用单相多绕组变压器结构,在不同的工作频段下仅有一个压控振荡单元工作,通过以开关电容导通与关断以及开关耦合电感导通与关断的组合方式,实现VCO带宽的调谐。在保证芯片版图面积和设计复杂度的情况下,使压控振荡器工作毫米波目前所分配的所有频段,实现宽频率调谐范围。
-
公开(公告)号:CN119420288A
公开(公告)日:2025-02-11
申请号:CN202411581540.3
申请日:2024-11-07
Applicant: 重庆邮电大学
Abstract: 本发明公开了一种基于玻璃基材料的卫星互联网集成化平面毫米波振荡器,属于微波电路设计领域。该振荡器包括基于玻璃基的DGS谐振模块、两路相同的子振荡器模块、双工器模块和合路器模块:两路子振荡器模块共用同一个基于玻璃基的DGS谐振模块,两路子振荡器模块输出分别连接两个双工器模块,频率较高的输出经过合路器模块合成后成为总输出。DGS谐振模块采用玻璃基工艺,具有小型化、低损耗、低成本的优点;两路子振荡器共用一个谐振器模块,具有很强的耦合,能够优化相位噪声;双工器模块将基波和二次谐波进行分离,能够实现良好匹配,提高杂散抑制。该发明加工简单,成本低,散热性能好,能有效实现小型化和集成化。
-
公开(公告)号:CN119378610A
公开(公告)日:2025-01-28
申请号:CN202411472784.8
申请日:2024-10-22
Applicant: 重庆邮电大学
IPC: G06N3/0464 , G06N3/063 , G06F17/16 , G06F15/78
Abstract: 本发明请求保护一种卷积神经网络加速器(CNNCU)系统内的访存电路,主要涉及片外DDR与特征图缓存模块之间的双向数据交换控制电路(特征图数据交换微系统)以及片外卷积核存储器与卷积核数据缓存模块之间的单向数据读取控制电路(卷积核数据读取微系统)。该特征图数据交换微系统根据张量计算单元的数据吞吐率对DDR以及特征图缓存模块的读写地址和使能信号进行灵活控制,优化后的访存电路能够最大化利用DDR的数据带宽以及提升加速器的运算效率;该卷积核数据读取微系统考虑FPGA板卡的片外存储器资源情况给出适合卷积神经网络加速器的卷积核数据访存方案,同样能够最大化利用非易失性存储器的数据带宽以及提升加速器的运算效率。
-
-
-
-