公开(公告)号：CN118748203A

公开(公告)日：2024-10-08

申请号：CN202410827454.X

申请日：2024-06-25

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  曾祥伟 ,  吴傲 ,  严仪欣

IPC: H01L29/739 ,  H01L27/07

Abstract: 本发明涉及一种阳极集成NMOS和浮空电极控制PMOS的RC‑IGBT器件，属于半导体技术领域，包括普通MOS区、阳极区PNP三极管、阳极浮空电极控制的PMOS和阳极自偏置NMOS；所述阳极区PNP三极管用于在正向导通时提供空穴；所述阳极浮空电极控制的PMOS的栅极信号由浮空电极提供，当漂移区耗尽到浮空电极处，电势下降到阈值电压，PMOS开启。本发明在防止器件产生负阻效应的前提下，通过抽取漂移区内的过剩的载流子让该器件的关断性能得到改善并且降低了该器件的饱和电流，提高了器件的可靠性。

公开(公告)号：CN118676195A

公开(公告)日：2024-09-20

申请号：CN202410827460.5

申请日：2024-06-25

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  李程 ,  曾祥伟 ,  吴傲 ,  严仪欣

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明涉及一种无负阻效应的介质超结RC‑LIGBT器件，属于半导体技术领域，包括LIGBT部分和反向续流二极管区；所述LIGBT部分由普通MOS区、阳极区PNP三极管构成；所述反向续流二极管部分与LIGBT部分并联，并由二氧化硅隔离区隔开；反向续流二极管部分独立于LIGBT存在，并通过设计反向续流部分漂移区部分形成介质超结。本发明不仅消除了传统RC‑LIGBT拥有的电压折回现象，并且提高了器件的耐压性能提高了可靠性，加强了器件的反向性能。

公开(公告)号：CN117766573A

公开(公告)日：2024-03-26

申请号：CN202410078823.X

申请日：2024-01-19

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  严仪欣 ,  秦嘉玲 ,  何玉婷

IPC: H01L29/423 ,  H01L29/417 ,  H01L29/06 ,  H01L29/78

Abstract: 本发明涉及一种具有鳍式Z型栅结构的SOI‑LDMOS器件，属于半导体器件技术领域。该器件包括衬底、埋氧层、漂移区、P‑well、漏极N+区、源极P+区、源极N+区、沟槽栅极、表面栅氧化层、平面栅极以及在源极、栅极和漏极处形成的金属电极。本发明所述的沟槽栅极和平面栅极组成结构类似“Z”，使得器件在正向导通时，导电沟道反型层不仅在P阱区的顶部形成，而且也沿着Z型栅的侧壁形成，扩大了沟道的宽度，提升了电子注入的能力，降低了比导通电阻。此外，Z型栅还可形成漂移区到底部的均匀电流分布，有助于降低比导通电阻，提高跨导，增强电流控制能力。

公开(公告)号：CN118782650A

公开(公告)日：2024-10-15

申请号：CN202410836241.3

申请日：2024-06-26

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  秦嘉玲 ,  严仪欣

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/10

Abstract: 本发明涉及一种具有三沟道双复合槽栅的VDMOS器件，属于半导体器件技术领域。该器件包括漏极N+区、漂移区、P‑well区、源极P+区、源极N+区、沟槽栅氧化层、沟槽复合栅以及在源极、栅极和漏极处形成的金属电极。本发明公开了一种具有三沟道双复合槽栅的VDMOS器件，通过在VDMOS器件沟槽栅极部分引入源极N+区形成三条电子电流沟道；通过在VDMOS器件栅极部分引入主栅和分裂栅形成复合栅，其中分裂栅的引入形成了沟道MOS二极管。复合栅减小了栅极与漏极的耦合面积，降低了器件的反馈电容；在反向恢复时，沟道MOS二极管的提前开启抑制了寄生PN结二极管的开启，大幅降低了寄生PN结二极管空穴的注入效率。

公开(公告)号：CN118763111A

公开(公告)日：2024-10-11

申请号：CN202410827457.3

申请日：2024-06-25

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  严仪欣 ,  秦嘉玲 ,  曾祥伟 ,  吴傲

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明涉及一种具有S型折叠沟道的Triple RESURF LDMOS器件，属于半导体器件技术领域。该器件包括衬底、漂移区、P‑well、折叠P‑well、P埋层、折叠漂移区、折叠1沟道、折叠2沟道、折叠3沟道、折叠4沟道、折叠5沟道、漏极N+区、源极P+区、折叠源极N+区、平面栅极、表面栅氧化层以及在源极、栅极和漏极处形成的金属电极。本发明所述的S型折叠沟道使得器件在正向导通时，导电沟道反型层呈现S型折叠状，扩大了沟道的宽度，提升了电子注入的能力，同时，Triple RESURF技术中的P埋层能够优化移区电场分布，提高漂移区掺杂浓度，进一步降低了该器件的比导通电阻。

公开(公告)号：CN118748205A

公开(公告)日：2024-10-08

申请号：CN202410827463.9

申请日：2024-06-25

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  吴傲 ,  曾祥伟 ,  李程 ,  严仪欣

IPC: H01L29/739 ,  H01L27/07

Abstract: 本发明涉及一种集成Fin‑NMOS和反向导通晶闸管的低损耗RC‑LIGBT器件，属于半导体技术领域，所述器件分为LIGBT区域、Fin‑NMOS区域和反向导通晶闸管区域；所述反向导通晶闸管区域用于实现晶闸管的反向导通；所述Fin‑NMOS区域用于实现器件的低关断损耗。本发明的反向导通压降相比DED‑RC‑LIGBT器件降低了12％，且反向恢复电荷相比DED‑RC‑LIGBT器件降低了25％，在相同关断损耗下本发明的正向导通压降相比DED‑RC‑LIGBT降低了7％，在相同导通压降下本发明的关断损耗相比DED‑RC‑LIGBT器件降低了23.8％。