有机发光装置
    2.
    发明授权

    公开(公告)号:CN106505083B

    公开(公告)日:2019-06-14

    申请号:CN201610316537.8

    申请日:2016-05-13

    Abstract: 本发明提供一种有机发光装置。有机发光装置包括第一基板、发光结构层、第一电极层、第二电极层、第二基板、第一传导件、第二传导件以及防护组件。发光结构层配置于第一基板上。第一电极层配置于发光结构层上,且第一电极层包括彼此分隔开来的垫状图案。第二电极层配置于发光结构层与第一基板间。第二基板贴附于第一电极层上并包括第一线路与第二线路。第一线路包括连续图案以及接点图案。第一传导件连接于第一线路与第一电极层间。第二传导件连接于第二线路与第二电极层间。防护结构在接点图案与连续图案间分别形成开路或通路。有机发光装置不容易损坏而具有延长的使用寿命。

    发光组件与发光组件的制造方法
    3.
    发明公开

    公开(公告)号:CN108172696A

    公开(公告)日:2018-06-15

    申请号:CN201710081323.1

    申请日:2017-02-15

    CPC classification number: H01L33/54 H01L33/38 H01L33/62 H01L2933/0066

    Abstract: 本发明公开了一种发光组件与发光组件的制造方法,所述发光组件包括具有相对的第一与第二表面的透光基板、位于透光基板的第一表面上的发光结构、封胶层、载板、正电极与负电极。所述透光基板、发光结构、封胶层与载板分别具有对应的穿孔,且正、负电极中的至少一个配置于所述透光基板的第二表面。本发明的发光组件不需要额外且精细的装置,即可组装于灯具或其他照明设备。

    应用于软性显示器的像素布局结构

    公开(公告)号:CN1920903B

    公开(公告)日:2010-06-16

    申请号:CN200510092903.8

    申请日:2005-08-24

    Abstract: 一种应用于软性显示器的像素布局结构,适于配置于一可挠式基板上,并借助一数据线与一扫描线进行驱动,其特征在于该像素布局结构包含多个薄膜晶体管,该像素布局结构以多种不同的布局方式连结该等多个薄膜晶体管,使得该可挠式基板在制程中对准偏移或使用中面板挠曲时,可有效解决像素中常因只有单一晶体管而无法正常工作的问题,进而提升可挠式基板上像素的可靠度。

    薄膜晶体管
    5.
    发明公开

    公开(公告)号:CN1996618A

    公开(公告)日:2007-07-11

    申请号:CN200510135902.7

    申请日:2005-12-31

    Abstract: 一种薄膜晶体管,适于设置在可挠曲性基板上,其包括栅极、栅绝缘层、通道层、第一导体图案,以及第二导体图案。栅极设置于可挠曲性基板上,而栅绝缘层设置于可挠曲性基板上,以覆盖栅极。通道层设置于栅绝缘层上,且位于栅极上方。通道层具有至少一个第一接触区以及多个第二接触区,且第一接触区位于第二接触区之间。此外,第一导体图案设置于部分栅绝缘层以及第一接触区上,而第二导体图案则设置部分栅绝缘层以及第二接触区上,且第一导体图案与第二导体图案彼此电绝缘。上述薄膜晶体管在误对准发生时仍能维持正常运行。

    用于二进制数据的模数除法器和模除运算方法

    公开(公告)号:CN118295626A

    公开(公告)日:2024-07-05

    申请号:CN202310067076.5

    申请日:2023-02-06

    Abstract: 本发明提供一种用于二进制数据的模数除法器和模除运算方法,包含:根据第一映射表将第一变数和第二变数转换成变数集合;根据变数集合产生第五变数和第六变数;根据变数集合产生第七变数和第八变数;根据第五变数和第六变数的其中之一更新第一变数,并且根据第五变数和第六变数的其中之另一更新第二变数;根据第七变数和第八变数的其中之一更新第三变数,并且根据第七变数和第八变数的其中之另一更新第四变数;以及回应于判断第三变数的更新完成而输出第三变数以作为模除运算的结果。

    运算电路以及数据运算方法
    9.
    发明公开

    公开(公告)号:CN119718250A

    公开(公告)日:2025-03-28

    申请号:CN202411352258.8

    申请日:2024-09-26

    Abstract: 本发明提供一种具有去识别化架构的运算电路、数据运算方法、数据处理系统以及数据去识别化方法。运算电路包括运算阵列以及去识别化电路。运算阵列对输入数据进行累加运算,以产生累加数据。去识别化电路耦接运算阵列,且具有基于模拟物理不可复制功能所决定的模拟偏移误差。去识别化电路根据模拟偏移误差来运算累加数据,以产生去识别化数据。

    具有感测放大器校准机制的存储电路

    公开(公告)号:CN116631491A

    公开(公告)日:2023-08-22

    申请号:CN202211599841.X

    申请日:2022-12-12

    Abstract: 本公开涉及一种存储电路,所述存储电路包括但不限于:第一半感测放大器电路,通过第一位线连接到第一多个存储单元,且被配置成从所述第一多个存储单元中的每一者接收一个单位的模拟电信号,并基于所述第一半感测放大器电路的第一增益以及所述一个单位的模拟电信号的累积来生成与第一位线对应的第一半感测放大器输出信号;锁定码寄存器电路,被配置成接收锁定数据并生成数字锁定序列;以及源选择器电路,被配置成接收数字锁定序列并生成第一调节信号,以通过调节第一增益来调节与第一位线对应的第一半感测放大器输出信号。

Patent Agency Ranking