公开(公告)号：CN118964244A

公开(公告)日：2024-11-15

申请号：CN202411122189.1

申请日：2024-08-15

Applicant: 西安空间无线电技术研究所

Inventor： 李永峰 ,  赵妍 ,  袁素春 ,  张佳鹏 ,  阎昆 ,  张朗 ,  张超

IPC: G06F13/16 ,  G06F1/24

Abstract: 本发明提供了一种基于数据校正的高可靠DDR控制器系统，在DDR控制器的初始化过程或者DDR控制器的工作过程中，持续监视DDR控制器的状态标识信号，异常时产生系统复位信号，对DDR控制器的时钟管理单元及操作控制逻辑进行自动复位，对DDR控制器重新初始化及训练校准；在DDR控制器初始化之后，通过对DDR芯片预写数据并回读比对的方式，进一步判断DDR控制器的健康状态，异常时产生系统复位信号，对DDR控制器重新初始化及训练校准；在DDR芯片级联使用时，通过共用控制逻辑及读数据缓存对齐的方式，提升DDR控制器的可靠性；在DDR控制器的存取数据时，通过在读写数据流中嵌入RS编译码，提升DDR控制器的可靠性。

公开(公告)号：CN116418388A

公开(公告)日：2023-07-11

申请号：CN202310119889.4

申请日：2023-02-15

Applicant: 西安空间无线电技术研究所

Inventor： 刘聪聪 ,  袁素春 ,  肖化超 ,  韩宇 ,  孙钰林 ,  张朗 ,  雷洋飞 ,  柳昭

IPC: H04B7/185 ,  H04L7/00 ,  H04L7/04

Abstract: 本申请涉及一种星载高速串行接口可靠性传输方法，该方法可实时监测链路同步状态，实现数据的可靠接收；本申请传输方法的错误接收概率为2‑56，一小时错误接收次数为4.996×10‑6次(远小于1次)，在实际工程测试中，采用本申请方法可以极大改善数据错误接收问题。

公开(公告)号：CN108153511A

公开(公告)日：2018-06-12

申请号：CN201711239579.7

申请日：2017-11-30

Applicant: 西安空间无线电技术研究所

Inventor： 方火能 ,  袁素春 ,  王琦 ,  张朗 ,  丁跃利 ,  李新科

IPC: G06F5/06

Abstract: 一种星载定长数字信号的毛刺滤除方法，首先用前端载荷输入的随路时钟在随路门控有效时将随路数据写入到两个乒乓操作的FIFO中，然后在门控无效时判断写入到缓存FIFO中的数据个数，当FIFO中的缓存数据量不等于有效长度时，对当前的FIFO进行复位清空，等待下一个有效随路门控和数据的写入，直至当前FIFO接收到符合约定长度的缓存数据时，基于本地时钟域在随路门控无效时启动缓存数据的读取；如果接收到新有效载荷数据时，则跳转到另一个FIFO进行数据的写入，同时继续读取第一个FIFO直到其为空，依次循环，通过至少两个FIFO的乒乓缓存判决，可有效的滤除掉接口间的毛刺信号并确保有效信号的不丢失。

公开(公告)号：CN117112035A

公开(公告)日：2023-11-24

申请号：CN202310928201.7

申请日：2023-07-26

Applicant: 西安空间无线电技术研究所

Inventor： 璩泽旭 ,  张佳鹏 ,  方火能 ,  师勇 ,  张朗 ,  肖化超 ,  袁玉 ,  邸剑峰 ,  马驰

IPC: G06F9/4401 ,  G06F9/445 ,  G06F8/65 ,  H04B7/185

Abstract: 一种灵活的星载最小安全系统及快速重构方法，最小安全系统包括带操作系统的CPU电路、控制FPGA电路、ACTEL/ASIC刷新重构电路、PROM、NOR FLASH；带操作系统的CPU电路用于从PROM中读取引导程序完成初始化配置，用于数据接收解析，用于外部总线控制；NOR FLASH用于存放在轨更新的软件；控制FPGA电路作为执行机构，用于分发遥控指令、采集遥测，控制上注软件的更新和存储；ACTEL/ASIC刷新重构电路用于管理控制FPGA电路的配置文件，默认从NOR FLASH中读取软件，完成控制FPGA电路加载。基于上述最小安全系统实现快速重构方法。