公开(公告)号：CN115425982A

公开(公告)日：2022-12-02

申请号：CN202211035407.9

申请日：2022-08-26

Applicant: 西安电子科技大学芜湖研究院

Inventor： 李博 ,  曹军涛 ,  李晴 ,  宋子奇 ,  吴勇 ,  王东 ,  何滇 ,  张野 ,  王文强 ,  翟世奇 ,  查梦凡

IPC: H03M1/46 ,  H03M1/10

Abstract: 本发明公开了一种逐次逼近型模数转换器及其校准方法，其中的器件包括：比较器；数模转换器包括分别接入比较器的两个输入端的第一电容阵列和第二电容阵列；逻辑控制器与比较器的输出端以及数模转换器相连接，器根据比较器的输出控制数模转换器中各电容第一极板和第二极板的连接；第一电容阵列和第二电容阵列结构相同，均包括：采样电容阵列和校准电容阵列；数模转换器具有采样电容阵列中各电容的第一极板和第二极板均连接至共模电压后，第三权重电容阵列中的权重电容的第一极板与共模电压断开，以获取比较器失调电压的第一校准模式；逻辑控制器用于调节校准电容阵列逼近比较器失调电压，获取第一校准码。本发明中的器件，能够实现快速高精度转换。

公开(公告)号：CN115173857A

公开(公告)日：2022-10-11

申请号：CN202210880394.9

申请日：2022-07-25

Applicant: 西安电子科技大学芜湖研究院

Inventor： 胡嘉豪 ,  黄仲贤 ,  翟世奇 ,  李博 ,  穆腾腾 ,  曹军涛 ,  宋子奇 ,  吴勇 ,  王东 ,  何滇 ,  李晴 ,  王文强

IPC: H03L7/089 ,  H03L7/087

Abstract: 本发明公开了一种锁相环电路，包括：基础锁相环电路，用于根据外部输入的参考时钟信号调谐环路内部振荡信号的频率和相位，产生反馈时钟信号；锁定校准电路，被配置为对参考时钟信号和反馈时钟信号做相位差大小和超前滞后状态检测；在参考时钟信号和反馈时钟信号的相位差小于第一预设值时产生第一校准信号，同时根据超前滞后状态产生第二校准信号，并根据第一校准信号和第二校准信号调整基础锁相环电路中电荷泵处的充电电流和放电电流，直至参考时钟信号和反馈时钟信号的相位差小于第二预设值。本发明中的锁相环电路，能够输出高质量反馈时钟信号。

公开(公告)号：CN115242243A

公开(公告)日：2022-10-25

申请号：CN202210901572.1

申请日：2022-07-28

Applicant: 西安电子科技大学芜湖研究院

Inventor： 黄仲贤 ,  胡嘉豪 ,  王文强 ,  宋子奇 ,  李博 ,  穆腾腾 ,  曹军涛 ,  田冀楠 ,  吴勇 ,  王东 ,  何滇 ,  李晴 ,  翟世奇 ,  查梦凡

IPC: H03L7/085 ,  H03L7/089 ,  H03L7/093 ,  H03L7/18

Abstract: 本发明公开了一种延迟锁相环电路及其控制方法，其中的电路包括：单端转差分电路，用于对外部输入的参考时钟信号进行转换；延迟电路，包括至少两个延迟单元，其中的第一个延迟单元具有两个输入通道和两个控制输入端口；转换后的参考时钟信号接入第一输入通道后，输入至分频计数器；分频计数器的输出连接一信道选择器，信道选择器与第一控制输入端口相连接；当分频计数器计数的参考时钟信号周期个数达到预设值后，信道选择器输出控制信号至第一控制输入端口，使第二输入通道导通，参考时钟通过进入延迟电路并通过第二输入通道周期循环；延迟电路输出的反馈时钟信号被反馈至基础锁相环电路。本发明中的电路，线性度和稳定性均较高。

公开(公告)号：CN115242226A

公开(公告)日：2022-10-25

申请号：CN202210763945.3

申请日：2022-06-29

Applicant: 西安电子科技大学芜湖研究院

Inventor： 李博 ,  曹军涛 ,  李晴

IPC: H03K5/24

Abstract: 本发明公开了一种比较器、模数转换器及控制比较器的方法，其中的比较器包括：预放大电路，包括至少两个级联的运算放大器，用以放大输入信号；锁存电路，与预放大电路相连接，用以根据预放大电路的输出电压确定比较器的输出结果；运算放大器均包括与驱动电源的高电平输出端相连接的尾电流源和尾电流源开关，运算放大器均具有尾电流源开关导通，运算放大器持续放大输入信号的比较器为静态比较器第一状态，以及尾电流源开关受周期开关信号控制，比较器为动态比较器的第二状态。本发明中的比较器，能够达到高速高精度低功耗的效果。