-
公开(公告)号：CN117459343A
公开(公告)日：2024-01-26
申请号：CN202311346240.2
申请日：2023-10-17
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H04L12/40 , H03K5/24 , H03K17/687
Abstract: 本发明公开了一种适用于CAN的振铃抑制电路，包括减法器电路、振铃采样电路、振铃采样电路的复位电路以及动态比较器电路及其复位电路；所述减法器电路用于对总线信号做减法，得到纯净的振铃信号；所述振铃采样电路用于将得到的振铃信号进行峰值采样并保存；所述振铃采样电路的复位电路用于控制振铃采样电路的使能与复位功能；所述动态比较器电路及其复位电路用于将振铃采样电路得到的信号与参考电平作比较，进而输出信号控制MOS电阻导通，达到振铃抑制的目的。本发明采用动态比较器，不需要额外的外部控制信号，减少振铃抑制电路对总线的影响。通过振铃采样电路，用较简单的结构就可较好地保持振铃信号的峰值，同时降低了对器件工作频率的要求。
-
公开(公告)号：CN117453593A
公开(公告)日：2024-01-26
申请号：CN202311339459.X
申请日：2023-10-17
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明公开了一种摆率可调的低电磁辐射CAN总线发送器，包括N个高侧电流开关、N个高侧电流源、N个低侧电流开关和N个低侧电流源；电流源用于提供输出电流，高侧电流开关和低侧电流开关用于控制电流源的导通与关断，电流源的电流由功率管提供；高侧电流开关和低侧电流开关通过移位寄存器控制。本发明利用移位寄存器来控制多级电流开关，通过改变时钟频率来控制每一级电流开关的导通延迟，最终达实现摆率可控。由于移位寄存器的作用，相邻两级电流镜的延时固定，这个特点同时解决了CANH与CANL之间的不匹配问题，减弱了工艺因素对CANH与CANL的匹配度的影响，使CANH与CANL的对称性更好，减小共模不匹配引起的电磁辐射。
-
公开(公告)号：CN117348680A
公开(公告)日：2024-01-05
申请号：CN202311344846.2
申请日：2023-10-17
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明公开了一种适用于CAN总线的摆率控制电路，包括译码器U0、n个NMOS管、n个阻值为R的电阻和输出端的峰值保持电路U1共同构成了新型电阻阵列；所述峰值保持电路U1的输出端VO与电压跟随器U2的正相输入端相连，电压跟随器U2的反相输入端与输出端相连，并接入MOS器件M0的栅极；密勒电容CM的两端分别接入MOS器件M0的栅极与漏极；负载电容CL的一端连接MOS器件M0的漏极，另一端接地；负载电阻RL的一端接入输出节点VOUT，另一端接地。本发明能够过滤掉过冲电压，保持电阻阵列输出电压的稳定性；在高压功率MOS器件的输出端与输入端串接米勒电容，以稳定MOS器件漏极电流的摆率，进而稳定输出电压的变化速度，达到摆率控制的目的。
-
公开(公告)号：CN113489491B
公开(公告)日：2024-06-04
申请号：CN202110785744.9
申请日：2021-07-12
Applicant: 西安电子科技大学芜湖研究院
IPC: H03M1/10
Abstract: 本发明公开了一种用于动态比较器的自适应校准电路，自适应校准电路包括速度自适应电路和失调校准电路，速度自适应电路用于对比较器因温度T和工艺P引起的转化速度变化的校准，而失调校准电路用于比较器因晶体管失配产生的失调电压的校准。本发明在比较器上挂载两个额外的电路后，能够有效降低失调电压，并增大比较速度的PT容忍度。
-
公开(公告)号：CN115348129B
公开(公告)日：2023-08-15
申请号：CN202210862115.6
申请日：2022-07-20
Applicant: 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种CAN收发器接收电路，分为三级结构，为第一级保护电路、第二级主体结构为运算放大器、第三级为迟滞比较器；所述保护电路可以将总线异常电压衰减到可被后级电路接收的范围内；所述运算放大器中预处理保护电路的输出差分信号，将其变为更易被检测的单端信号，且该单端信号可以有效区分总线信号的显性与隐性状态；所述迟滞比较器检测运放输出的单端信号并转化成数字信号输出，迟滞量可以防止比较器因输入波动而导致的输出翻转。本发明使差分信号可以正常输入到转换电路，并在该结构的基础上调整收发器结构，将差分信号转化成单端信号，单端信号经过迟滞比较器，输出一个抗干扰能力强的数字信号。
-
Patent Agency Ranking
公开(公告)号：CN114527392A
公开(公告)日：2022-05-24
申请号：CN202210009985.9
申请日：2022-01-05
Applicant: 西安电子科技大学
IPC: G01R31/378 , G01R31/385 , G01R31/392 , G01R31/00 , G01R29/26
Abstract: 本发明涉及一种高容量钛酸锂离子电池容量退化的无损诊断方法和系统，该无损诊断方法包括：获取待测量的钛酸锂离子电池组；采集每个钛酸锂离子电池的低频电噪声信号；根据每个钛酸锂离子电池的低频电噪声信号，得到钛酸锂离子电池组的低频电噪声时序图和低频电噪声功率谱密度图；根据钛酸锂离子电池组的低频电噪声功率谱密度图，得到每个钛酸锂离子电池的宽带噪声电压，以及钛酸锂离子电池组的宽带噪声电压均值和宽带噪声电压方差；根据宽带噪声电压均值和宽带噪声电压方差，设置电池容量退化阈值，将钛酸锂离子电池的宽带噪声电压与电池容量退化阈值进行比较，得到钛酸锂离子电池的容量退化检测结果。本发明的方法诊断准确、快捷、无损。
-
公开(公告)号：CN114414635A
公开(公告)日：2022-04-29
申请号：CN202111546908.9
申请日：2021-12-16
Applicant: 西安电子科技大学
IPC: G01N27/26 , G01N27/416 , C12Q1/6869 , B82Y15/00 , C12M1/34
Abstract: 本发明公开了一种基于非线性斜坡量化的纳米孔DNA测序电路，包括：检测阵列，包括多个呈阵列排布的检测单元；多个纳米孔传感单元；每个纳米孔传感单元包括相对设置的公共电极和单元电极、以及生物腔；生物腔包括生物膜，生物膜包括纳米孔，多个检测单元的输入端分别与多个单元电极对应连接；检测单元，用于将不同碱基穿过纳米孔时产生的电流信号转换为电压信号；量化模块，包括信号发生单元、比较单元及转换单元；由于本发明将电压信号转换为脉冲信号，即从电压域转换至时域，可以降低在量化阶段产生的噪声与失调；同时，时域信号的处理也避免了在电压域处理时需要电容阵列或面积较大的模拟模块，降低了量化时所消耗的功耗与占用的版图面积。
-
公开(公告)号：CN112689105B
公开(公告)日：2021-11-02
申请号：CN202011506974.9
申请日：2020-12-18
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种低功耗高动态范围图像传感器像素结构及操作方法，其包括光电二极管(1)、电荷传输晶体管(2)、复位晶体管(3)、源跟随晶体管(4)、选择晶体管(5)、采样电容复位晶体管(6)、模式控制晶体管(7)、扩展电容C1和漂浮有源区FD。光电二极管通过电荷传输晶体管与FD相连；复位晶体管的漏极接电源线，源极接FD；源跟随晶体管的栅极接FD，漏极接电源线，源极接选择晶体管的漏极；扩展电容C1通过模式控制晶体管与FD相连；采样电容复位晶体管的漏极与选择晶体管的源极及后级电路的采样电容C2相连。本发明降低了图像传感器的功耗，扩展了动态范围，可用于在复杂环境下长时间工作的监控设备。
-
公开(公告)号：CN113097671A
公开(公告)日：2021-07-09
申请号：CN202110425681.6
申请日：2021-04-20
Applicant: 西安电子科技大学
IPC: H01P1/203
Abstract: 本发明公开了一种小型化宽带五频带的带通滤波器，包括上层微带结构、中间层介质基板和下层接地金属板，所述上层微带结构附着在中间层介质基板的上表面，所述下层接地金属板附着在中间层介质基板的下表面，所述上层微带结构为五频带的带通滤波器，所述五频带的带通滤波器包括两端的输入馈线与输出馈线，所述输入馈线与输出馈线之间设置有正方形结构，所述正方形结构内部设置有正八边形结构，所述正八边形结构内部沿着正方形结构的对角线为中心线对称设置有两组渐变的阶跃阻抗谐振器。该发明为了提高宽带，在正八边形结构的八个顶点分别加载一对开路枝节，在正方形结构各边中点加载一个开路枝节,分别与两端输入馈线和输出馈线相连，实现宽带五频带。
-
公开(公告)号：CN109935631B
公开(公告)日：2020-10-09
申请号：CN201910224881.8
申请日：2019-03-24
Applicant: 西安电子科技大学
IPC: H01L29/423 , H01L29/49 , H01L29/51 , H01L29/10 , H01L29/16 , H01L29/739 , H01L21/28 , H01L21/331
Abstract: 本发明公开了一种无掺杂的L形隧穿场效应晶体管及其制备方法，主要解决现有器件关态电流大，双极效应严重和制备成本高的问题，其包括：SOI衬底、异质栅介质层、金属层和导电层；SOI衬底的两侧设有隔离槽；SOI衬底的上表面设有源区、沟道区和漏区；异质栅介质层和金属层位于沟道区的上侧；源区、沟道区和漏区，均采用非掺杂的本征材料；栅介质层采用异质栅介质，且靠近源区一侧采用高K介质材料，靠近漏区一侧采用低K介质材料；金属层设为功函数不同的上下两层，这两层金属之间用二氧化硅隔离。本发明降低了关态电流，抑制了双极效应，节约了制作成本，可用于大规模集成电路的制作。
-
-
-
-
-
-
-
-
-
Search Results
93
records
(took 0.039 seconds)
