-
Patent Agency Ranking
公开(公告)号：CN115206960A
公开(公告)日：2022-10-18
申请号：CN202210780745.9
申请日：2022-07-04
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L27/02
Abstract: 本发明公开了一种嵌入PNPN泄放通路的ESD器件，包括P衬底、深N阱区、第一N阱区、P阱区、第二N阱区；其中，深N阱区位于P衬底表面，且其四周和底面与P衬底接触；第一N阱区位于P衬底和深N阱区的表面四周，且与深N阱区连接；P阱区位于第一N阱区内部；第二N阱区位于P阱区内部；第二N阱区上面设有P+注入区，P+注入区连接器件的阳极；P阱区上面设有N+注入区，N+注入区连接器件的阴极；P+注入区、第二N阱区、P阱区以及N+注入区在器件阳极和阴极之间形成PNPN电流泄放通路。本发明通过在原有二极管通路的基础上，引入嵌入式PNPN通路，在寄生电容不变的情况下，大幅提高了器件的失效电流，从而提升了射频电路性能。
-
公开(公告)号：CN113489491B
公开(公告)日：2024-06-04
申请号：CN202110785744.9
申请日：2021-07-12
Applicant: 西安电子科技大学芜湖研究院
IPC: H03M1/10
Abstract: 本发明公开了一种用于动态比较器的自适应校准电路，自适应校准电路包括速度自适应电路和失调校准电路，速度自适应电路用于对比较器因温度T和工艺P引起的转化速度变化的校准，而失调校准电路用于比较器因晶体管失配产生的失调电压的校准。本发明在比较器上挂载两个额外的电路后，能够有效降低失调电压，并增大比较速度的PT容忍度。
-
公开(公告)号：CN119171904A
公开(公告)日：2024-12-20
申请号：CN202411317554.4
申请日：2024-09-20
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明公开了一种基于特定时钟注入的小数倍频延迟锁相环，包括Σ‑Δ调制器、特定时钟产生模块和倍频延迟锁相环。其中，Σ‑Δ调制器用于根据设定的小数值输出分频系数；特定时钟产生模块用于基于外部参考时钟产生多个等相位间隔的时钟，根据设定的小数值从多个等相位间隔的时钟中选择并输出特定时钟；倍频延迟锁相环用于根据分频系数对特定时钟进行倍频，输出参考时钟的小数倍频时钟。通过特定时钟产生模块输出的特定时钟代替外部参考时钟输入倍频延迟锁相环中，根据分频系数对特定时钟进行倍频，当小数倍频延迟锁相环锁定后，倍频延迟锁相环输出参考时钟的小数倍频时钟，实现了时钟的低抖动小数倍频。
-
公开(公告)号：CN114938206A
公开(公告)日：2022-08-23
申请号：CN202210356098.9
申请日：2022-04-06
Applicant: 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种低噪声超宽带有源巴伦，采用电流复用结构的放大器和差分对有源巴伦串联构成。本发明的低噪声超宽带有源巴伦通过电流复用结构提高电压增益，减小功耗和噪声系数，通过宽带匹配结构来实现超宽频带内50Ω的输入阻抗匹配；差分对有源巴伦引入相位补偿电感来进行减小相位误差，采用并联补偿结构作为负载增大带宽，通过二极管偏置方式降低温度对工作状态的影响，从而减小相位和幅度误差。
-
公开(公告)号：CN113489491A
公开(公告)日：2021-10-08
申请号：CN202110785744.9
申请日：2021-07-12
Applicant: 西安电子科技大学芜湖研究院
IPC: H03M1/10
Abstract: 本发明公开了一种用于动态比较器的自适应校准电路，自适应校准电路包括速度自适应电路和失调校准电路，速度自适应电路用于对比较器因温度T和工艺P引起的转化速度变化的校准，而失调校准电路用于比较器因晶体管失配产生的失调电压的校准。本发明在比较器上挂载两个额外的电路后，能够有效降低失调电压，并增大比较速度的PT容忍度。
-
-
-
-
Search Results
5
records
(took 0.028 seconds)
