-
公开(公告)号：CN118099204A
公开(公告)日：2024-05-28
申请号：CN202410337195.2
申请日：2024-03-22
Applicant: 西安电子科技大学
IPC: H01L29/778 , H01L29/423 , H01L29/417 , H01L29/20 , H01L29/205 , H01L29/06 , H01L21/336 , H01L21/28
Abstract: 本发明公开了一种具有增强型折叠形状的AlGaN/GaN MIS HEMT器件，主要解决现有同类器件功耗和导通电阻过大的问题。其包括衬底、GaN缓冲层(2)、AlGaN势垒层(3)及源、漏电极(4，5)，该GaN缓冲层采用侧面为凸字型的折叠型结构，其上表面为AlGaN势垒层；该势垒层的上表面刻蚀有栅氧化层(8)，上部两侧与其下端之间设有AlGaN介质层(7)；该介质层的外围与凸字形上部的栅氧化层上方包围有栅极(6)，源、漏电极分别包裹在GaN缓冲层的左右两侧。本发明提高了器件的阈值电压，使器件从耗尽型变为增强型，且折叠型结构能增大器件漂移区宽度，降低器件导通电阻，可用于微波功率放大器微波集成电路。
-
公开(公告)号：CN117712169A
公开(公告)日：2024-03-15
申请号：CN202311685175.6
申请日：2023-12-08
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种基于碳化硅绝缘材料栅极结构的SiC VDMIS器件，主要解决现有器件因其低质量的SiO2/SiC界面导致器件导通电阻增大的问题。其在现有SiC VDMOS器件结构的基础上中采用绝缘SiC复合栅或绝缘SiC介质栅，使得栅介质层中的碳化硅绝缘材料与其下方的碳化硅基区形成无缺陷的绝缘SiC/SiC界面，以从根本上解决现有器件的高SiO2/SiC界面缺陷及低反型层沟道迁移率的问题；同时通过复合栅结构减小栅极漏电流，降低工艺难度。本发明能改善现有器件沟道区与栅介质层的界面质量，提高器件沟道区反型层迁移率，减小SiC VDMIS器件的导通电阻，可用于汽车、智能电网和轨道交通系统的开关器件。
-
公开(公告)号：CN116775537A
公开(公告)日：2023-09-19
申请号：CN202310644277.7
申请日：2023-06-01
Applicant: 西安电子科技大学
IPC: G06F13/42
Abstract: 本发明涉及一种I2C总线传输方法，具体涉及一种10bit寻址模式下的I2C总线传输方法。解决了现有I2C的10bit寻址模式存在寄存器配置难度加大、主从机状态数量增加以及主从机状态跳转复杂的技术问题。本发明方法包括以下步骤：1)主机选择10bit寻址模式；2)主机发送SCL时钟并控制从机SCL时钟总线，从机监测起始信号和停止信号；3)主机产生起始信号并发送第一个地址信号；从机接收第一个地址信号，将接收的地址和自身10bit地址的前两位进行匹配，若匹配成功，则返回应答信号；4)主机接收应答信号，将第二个地址信号发送到总线上；从机接收第二个地址信号并与自身地址的后8位进行匹配；若匹配成功，则返回应答信号，建立主机和从机的通讯；5)进行通讯。
-
公开(公告)号：CN113707709B
公开(公告)日：2023-03-14
申请号：CN202110845349.5
申请日：2021-07-26
Applicant: 西安电子科技大学
IPC: H01L29/06 , H01L29/778 , H01L21/335
Abstract: 本发明公开了一种具有积累层外延栅极MIS结构AlGaN/GaN高电子迁移率晶体管及其制作方法,该器件设置积累介质层覆盖AlGaN层表面以及GaN层表面，分别与欧姆源极、欧姆漏极相接；积累介质层上方生长外延层，外延层左端和右端通过离子注入形成P+区和N+区；N+区上方形成外延栅极，作为器件的栅极，外延层右端上方形成外延漏极；欧姆漏极与外延漏极通过导线连接，作为器件的漏极；当该器件正向工作时，可通过积累介质层在GaN层表面产生大量电子，该积累电子与二维电子气相连，构成导通沟道，使得器件具有较低的比导通电阻；器件关断时，积累层电子消失，部分的二维电子气类似于分区掺杂的作用，可显著改善器件的电场分布，大幅度提高器件的击穿电压。
-
公开(公告)号：CN113270474B
公开(公告)日：2022-12-27
申请号：CN202110378328.7
申请日：2021-04-08
Applicant: 西安电子科技大学
IPC: H01L29/06 , H01L21/331 , H01L29/739
Abstract: 本发明提供了一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法。该器件在传统LIGBT结构的基础上引入了轻掺杂的N型阱区和重掺杂的N+型阳极区，N型阱区被N型缓冲区包围，P+型阳极区和N+型阳极区被N型阱区包围，此外N+型阳极区位于柱状P+型阳极区之间，并在下方留出了电流通道。N型阱区加强了结自建电势的作用，有利于促进阳极耗尽区的形成，N+型阳极区则提供了额外的电子抽取通道。该器件能够明显缓解器件关断时的电流拖尾现象，降低器件的关断损耗，并且由结自建电势形成的耗尽区可以控制电流通道的开启，彻底消除器件导通时由传统短路阳极结构引起的电流折返现象，改善了器件在正向特性和开关特性之间的性能折中关系。
-
Patent Agency Ranking
公开(公告)号：CN110544723B
公开(公告)日：2022-11-11
申请号：CN201910754806.2
申请日：2019-08-15
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/165 , H01L29/06 , H01L23/373 , H01L21/336
Abstract: 本发明提出了一种具有部分碳化硅材料/硅材料异质结的U‑MOSFET及其制作方法，该U‑MOSFET器件主要特点是将碳化硅材料与硅材料相结合形成异质结，以碳化硅衬底和N型碳化硅外延层整体的凸字型结构表面为基础形成N型硅外延层，并刻蚀N型硅外延层中间区域深入N型碳化硅外延层顶部，形成槽栅结构。利用碳化硅材料的高临界击穿电场特性，通过击穿点转移技术，将器件槽栅拐角处栅氧的强电场引入碳化硅材料中，抬高了器件的纵向电场峰，器件可承担更高的击穿电压，突破了传统硅基U‑MOSFET器件受单一硅材料临界击穿电场的限制，同时碳化硅材料的高热导率特性有利于器件散热，提高了器件可靠性，有效改善了器件性能。
-
公开(公告)号：CN114784106A
公开(公告)日：2022-07-22
申请号：CN202210353015.0
申请日：2022-03-31
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/40 , H01L29/423 , H01L21/336
Abstract: 本发明提供了一种具有额外电极的折叠硅LDMOS及其制作方法，以解决现有技术中延伸的金属栅电极末端的高电场峰限制了器件击穿电压提升的技术问题。本发明包括P型衬底，栅氧化层和场氧化层，P型阱区以及N型漂移区，设置在P型阱区上的P型源区和N型源区，设置在N型漂移区上的第一N型环、第二N型环以及N型漏区，设置在N型源区和P型源区交界处上方的源极电极，设置在N型漏区上方的漏极电极，设置在栅氧化层和场氧化层交界处上方的金属栅电极，设置在场氧化层上方的额外电极；额外电极用于施加正向偏置电压；额外电极与金属栅电极之间设置有第一间隙；额外电极与漏极电极之间设置有第二间隙。本发明还提供了该器件的制作方法。
-
公开(公告)号：CN113707709A
公开(公告)日：2021-11-26
申请号：CN202110845349.5
申请日：2021-07-26
Applicant: 西安电子科技大学
IPC: H01L29/06 , H01L29/778 , H01L21/335
Abstract: 本发明公开了一种具有积累层外延栅极M I S结构A l GaN/GaN高电子迁移率晶体管及其制作方法,该器件设置积累介质层覆盖A l GaN层表面以及GaN层表面，分别与欧姆源极、欧姆漏极相接；积累介质层上方生长外延层，外延层左端和右端通过离子注入形成P+区和N+区；N+区上方形成外延栅极，作为器件的栅极，外延层右端上方形成外延漏极；欧姆漏极与外延漏极通过导线连接，作为器件的漏极；当该器件正向工作时，可通过积累介质层在GaN层表面产生大量电子，该积累电子与二维电子气相连，构成导通沟道，使得器件具有较低的比导通电阻；器件关断时，积累层电子消失，部分的二维电子气类似于分区掺杂的作用，可显著改善器件的电场分布，大幅度提高器件的击穿电压。
-
公开(公告)号：CN113571577A
公开(公告)日：2021-10-29
申请号：CN202110623695.9
申请日：2021-06-04
Applicant: 西安电子科技大学
IPC: H01L29/739 , H01L21/331 , H01L29/47
Abstract: 本发明提出了一种由肖特基结势垒控制的逆导型绝缘栅双极型晶体管及其制作方法。通过N型漏区提供的额外电子抽取通道，该IGBT器件在常规逆导型结构的基础上，利用漏极与电子抽取通道之间形成肖特基接触。由于较高的金属功函数，肖特基接触部分产生的结势垒会在通道中形成具有一定面积的空间电荷区，当漏极偏压较低时能够起到阻挡电子的作用。本发明提出的晶体管保留了逆导结构的优点，能够明显抑制器件关断时的电流拖尾现象，降低器件的关断损耗，并且通道中产生的空间电荷区随着漏极偏压的变化实现了变化的漏区电阻，有利于彻底消除器件导通时由常规逆导结构引起的电流折返现象，最终缓解了器件在正向特性和开关特性之间的矛盾关系。
-
公开(公告)号：CN109888010B
公开(公告)日：2021-09-28
申请号：CN201910079724.2
申请日：2019-01-28
Applicant: 西安电子科技大学
IPC: H01L29/778 , H01L29/06 , H01L21/335
Abstract: 本发明提出了一种具有P型屏蔽层的AlGaN/GaN异质结垂直型场效应晶体管及其制作方法，该器件的主要特点是采用了P型屏蔽层，同时利用AlGaN/GaN异质结的二维电子气和特殊的漂移区形成电流的低阻导电通道。由于P型屏蔽层的作用，可以减小沟道的浓度以获取合适的阈值电压。器件关断时，P型屏蔽层有效降低了栅介质层中的峰值电场，提高了器件的可靠性，二维电子气引入了新的电荷，改变了器件中的电场分布，提高了击穿电压，同时弱化了击穿电压与漂移区浓度之间的矛盾关系。器件导通时，由于新的导电通道改变了传统垂直型场效应晶体管的电流分布，使得在漂移区浓度较低的情况下也能实现较低的导通电阻。
-
-
-
-
-
-
-
-
-
Search Results
201
records
(took 0.033 seconds)
