-
公开(公告)号：CN110544723B
公开(公告)日：2022-11-11
申请号：CN201910754806.2
申请日：2019-08-15
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/165 , H01L29/06 , H01L23/373 , H01L21/336
Abstract: 本发明提出了一种具有部分碳化硅材料/硅材料异质结的U‑MOSFET及其制作方法，该U‑MOSFET器件主要特点是将碳化硅材料与硅材料相结合形成异质结，以碳化硅衬底和N型碳化硅外延层整体的凸字型结构表面为基础形成N型硅外延层，并刻蚀N型硅外延层中间区域深入N型碳化硅外延层顶部，形成槽栅结构。利用碳化硅材料的高临界击穿电场特性，通过击穿点转移技术，将器件槽栅拐角处栅氧的强电场引入碳化硅材料中，抬高了器件的纵向电场峰，器件可承担更高的击穿电压，突破了传统硅基U‑MOSFET器件受单一硅材料临界击穿电场的限制，同时碳化硅材料的高热导率特性有利于器件散热，提高了器件可靠性，有效改善了器件性能。
-
公开(公告)号：CN110571268A
公开(公告)日：2019-12-13
申请号：CN201910754050.1
申请日：2019-08-15
Applicant: 西安电子科技大学
IPC: H01L29/739 , H01L29/167 , H01L21/331
Abstract: 本发明提出了一种具有部分宽禁带材料/硅材料异质结的IGBT及其制作方法，该IGBT器件主要是在宽禁带材料P+型衬底上外延生长形成掺杂浓度较低的N型宽禁带外延层，对N型宽禁带外延层进行部分刻蚀与P+型衬底整体形成凸字型结构，再以该凸字型结构为基础生长N型硅材料外延层，刻蚀凹槽深入N型宽禁带外延层顶部，采用硅成熟工艺形成IGBT器件的有源区。利用宽禁带材料的高临界击穿电场特性，通过击穿点转移技术，将槽栅拐角处栅氧的强电场引入宽禁带材料中，抬高了器件的纵向电场峰，IGBT器件可承担更高的击穿电压，同时宽禁带材料的高热导率特性有利于器件散热，提高了器件可靠性，有效改善了器件性能。
-
公开(公告)号：CN110571269A
公开(公告)日：2019-12-13
申请号：CN201910754063.9
申请日：2019-08-15
Applicant: 西安电子科技大学
IPC: H01L29/739 , H01L29/167 , H01L21/331
Abstract: 本发明提出了一种具有部分宽带隙半导体材料/硅材料异质结的IGBT及其制作方法。该异质结IGBT器件主要特点是将宽带隙半导体材料与硅材料相结合的异质结部分生长在外延层上，将掺杂浓度较低的N型宽带隙半导体材料外延生长在P+型宽带隙半导体材料衬底上，并形成外延层，通过刻蚀形成外延层中的沟槽，该沟槽刻蚀的深度到达P+型衬底表面，利用外延生长技术或者键合技术在该N型宽带隙半导体材料外延层表面异质生长N型硅半导体材料外延层。利用宽带隙半导体材料的高临界击穿电场，将器件的击穿点从高电场区域转移到低电场区域，使得器件可承担更高的击穿电压，突破了传统硅半导体材料临界击穿电场的限制。
-
公开(公告)号：CN110544722A
公开(公告)日：2019-12-06
申请号：CN201910749636.9
申请日：2019-08-14
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/167
Abstract: 本发明公开了一种栅控双极-场效应复合氮化镓横向双扩散金属氧化物半导体晶体管。该器件通过采用基区与栅极相连的电极连接方式，代替传统的氮化镓LDMOS中基区与源极短接的电极连接方式。工作在关态时，器件的耐压特性与传统的氮化镓LDMOS的一致，器件的栅极，基区和源极接地，漏极接高电位；工作在开态时，寄生的双极型晶体管开启，提供了一个新的导电通道，沟道同样能正常开启进行导电。该结构采用栅极与基区相连的电极连接方式，与采用传统的氮化镓LDMOS器件相比，在保证器件具有相同击穿电压的同时，大幅度提高器件的导通电流，极大改善氮化镓晶体管的导通性能。
-
公开(公告)号：CN110518069A
公开(公告)日：2019-11-29
申请号：CN201910754051.6
申请日：2019-08-15
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/267 , H01L29/06 , H01L21/336
Abstract: 本发明提出了一种具有部分碳化硅/硅半导体材料异质结的VDMOS及其制作方法，该异质结VDMOS器件主要特点是在外延层上形成部分具有碳化硅材料与硅材料相结合的异质结，采用硅成熟工艺形成VDMOS器件的有源区，相比于碳化硅材料，热生长氧化层与硅表面的界面质量更高，使得反型层迁移率高，也不会在栅氧化层产生很高的电场引起烧毁，而利用碳化硅半导体材料的高临界击穿电场，抬高了器件的纵向电场峰，器件可承担更高的击穿电压，同时碳化硅半导体材料的热导率高，更有利于器件散热。
-
Patent Agency Ranking
公开(公告)号：CN110571269B
公开(公告)日：2020-10-13
申请号：CN201910754063.9
申请日：2019-08-15
Applicant: 西安电子科技大学
IPC: H01L29/739 , H01L29/167 , H01L21/331
Abstract: 本发明提出了一种具有部分宽带隙半导体材料/硅材料异质结的IGBT及其制作方法。该异质结IGBT器件主要特点是将宽带隙半导体材料与硅材料相结合的异质结部分生长在外延层上，将掺杂浓度较低的N型宽带隙半导体材料外延生长在P+型宽带隙半导体材料衬底上，并形成外延层，通过刻蚀形成外延层中的沟槽，该沟槽刻蚀的深度到达P+型衬底表面，利用外延生长技术或者键合技术在该N型宽带隙半导体材料外延层表面异质生长N型硅半导体材料外延层。利用宽带隙半导体材料的高临界击穿电场，将器件的击穿点从高电场区域转移到低电场区域，使得器件可承担更高的击穿电压，突破了传统硅半导体材料临界击穿电场的限制。
-
公开(公告)号：CN110544723A
公开(公告)日：2019-12-06
申请号：CN201910754806.2
申请日：2019-08-15
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/165 , H01L29/06 , H01L23/373 , H01L21/336
Abstract: 本发明提出了一种具有部分碳化硅材料/硅材料异质结的U-MOSFET及其制作方法，该U-MOSFET器件主要特点是将碳化硅材料与硅材料相结合形成异质结，以碳化硅衬底和N型碳化硅外延层整体的凸字型结构表面为基础形成N型硅外延层，并刻蚀N型硅外延层中间区域深入N型碳化硅外延层顶部，形成槽栅结构。利用碳化硅材料的高临界击穿电场特性，通过击穿点转移技术，将器件槽栅拐角处栅氧的强电场引入碳化硅材料中，抬高了器件的纵向电场峰，器件可承担更高的击穿电压，突破了传统硅基U-MOSFET器件受单一硅材料临界击穿电场的限制，同时碳化硅材料的高热导率特性有利于器件散热，提高了器件可靠性，有效改善了器件性能。
-
公开(公告)号：CN110429137A
公开(公告)日：2019-11-08
申请号：CN201910754054.X
申请日：2019-08-15
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/267 , H01L29/06 , H01L21/336
Abstract: 本发明提出了一种具有部分氮化镓/硅半导体材料异质结的VDMOS及其制作方法，该异质结VDMOS器件主要特点是在外延层上形成部分具有氮化镓材料与硅材料相结合的异质结，在氮化镓材料N+型衬底上外延生长形成掺杂浓度较低的N型氮化镓半导体材料外延层，通过刻蚀掉中间一部分的N型氮化镓外延层，再以该N型氮化镓半导体外延层为基础异质外延生长(或利用键合技术形成)N型硅半导体材料外延层，该结构应用了硅基MOS通道，避免了氮化镓MOS中沟道电阻大的问题；利用氮化镓半导体材料的高临界击穿电场，将器件在曲率半径大的位置的高电场峰引入曲率半径小的位置，提高了器件的纵向电场峰，器件可承担更高的击穿电压。
-
公开(公告)号：CN110534558B
公开(公告)日：2021-06-18
申请号：CN201910750433.1
申请日：2019-08-14
Applicant: 西安电子科技大学
Abstract: 本发明公开一种栅控双极‑场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管。该器件通过采用基区与栅极相连的电极连接方式，代替传统的氮化镓VDMOS中基区与源极短接的电极连接方式。该器件工作在关态时，器件的耐压特性与传统的氮化镓VDMOS的一致。该器件工作在开态时，由于栅极与基区相连，当在栅极接入栅压时，基区也接入一定电压，使得器件寄生的双极型晶体管开启，提供了一个新的导电通道；与此同时，器件的沟道同样能正常开启进行导电。该器件与传统的氮化镓VDMOS器件相比，在保证器件具有相同击穿电压的同时，大幅度提高了器件的导通电流，极大改善了氮化镓晶体管的导通性能。
-
公开(公告)号：CN110518069B
公开(公告)日：2020-10-13
申请号：CN201910754051.6
申请日：2019-08-15
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/267 , H01L29/06 , H01L21/336
Abstract: 本发明提出了一种具有部分碳化硅/硅半导体材料异质结的VDMOS及其制作方法，该异质结VDMOS器件主要特点是在外延层上形成部分具有碳化硅材料与硅材料相结合的异质结，采用硅成熟工艺形成VDMOS器件的有源区，相比于碳化硅材料，热生长氧化层与硅表面的界面质量更高，使得反型层迁移率高，也不会在栅氧化层产生很高的电场引起烧毁，而利用碳化硅半导体材料的高临界击穿电场，抬高了器件的纵向电场峰，器件可承担更高的击穿电压，同时碳化硅半导体材料的热导率高，更有利于器件散热。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.019 seconds)
