-
公开(公告)号：CN119815864A
公开(公告)日：2025-04-11
申请号：CN202411772229.7
申请日：2024-12-04
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H10D30/47 , H10D62/824 , H10D62/854 , H10D62/10
Abstract: 本发明公开了一种C:GaN栅增强型HEMT器件及其制备方法，该器件包括自下而上依次设置的衬底层、成核层、高阻缓冲层、背势垒层、GaN沟道层、插入层和势垒层，势垒层的上表面的中部依次设置有C掺杂的C:GaN帽层和TiN金属层；势垒层的上表面的两侧分别包括第一离子注入区和第二离子注入区；第一离子注入区和第二离子注入区的内侧分别设置有源电极和漏电极，源电极和漏电极的下表面均与GaN沟道层接触；TiN金属层和势垒层的上表面以及C:GaN帽层的两侧设置有钝化层，C:GaN帽层的上表面设置有栅电极。本发明通过设置C:GaN帽层和背势垒层，有效减少了栅极漏电，提高了栅极正向耐压，得到了阈值电压稳定的增强型器件。
-
公开(公告)号：CN119815851A
公开(公告)日：2025-04-11
申请号：CN202411753552.X
申请日：2024-12-02
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
Abstract: 本发明公开了一种漏极调制GaN器件的制备方法及漏极调制GaN器件，该方法在制备漏极调制GaN器件中两个厚度不同的P‑GaN层时，先沉积厚度较大的P‑GaN层，然后在不同的区域对P‑GaN层进行两次刻蚀，形成较厚的第一P‑GaN层和较薄的P‑GaN层；并且沉积的栅极P‑GaN上的金属与漏极P‑GaN的金属不同，使得栅极为肖特基接触，漏极与P‑GaN、源极、漏极为欧姆接触。根据本发明提供的方法，通过两步刻蚀的方法形成厚度不同的两个P‑GaN层，相较于传统刻蚀凹槽后再生长来制备混合漏极型GaN晶体管(HD‑GIT)从而减小动态导通电阻方法，本发明的工艺步骤较少、工艺复杂度较低；并且肖特基接触的栅极漏电流更小。
-
Patent Agency Ranking
公开(公告)号：CN117497406A
公开(公告)日：2024-02-02
申请号：CN202311515004.9
申请日：2023-11-14
Applicant: 西安电子科技大学
IPC: H01L21/329 , H01L29/06 , H01L29/861
Abstract: 本发明公开了一种基于选区生长的垂直超级结二极管结构及其制备方法，涉及半导体技术领域，该方法包括：提供一衬底，并在衬底表面生长外延阻挡层；刻蚀外延阻挡层的至少部分介质材料直至露出衬底，并在露出的衬底表面进行选区外延，依次生长得到重掺杂n+‑GaN层、n‑GaN层和p‑GaN包裹层，n‑GaN层位于重掺杂n+‑GaN层远离衬底的一侧，p‑GaN包裹层位于重掺杂n+‑GaN层和n‑GaN层的外表面；在外延阻挡层和p‑GaN包裹层表面生长SiO2层；在SiO2层远离衬底的一侧制作阳极；在衬底远离外延阻挡层制作阴极，得到基于选区生长的垂直超级结二极管结构。本发明提供的制备方法简单，所制备的器件可靠性、一致性高，击穿特性、正向导通特性和反向耐压特性得到了有效的提高。
-
公开(公告)号：CN220065703U
公开(公告)日：2023-11-21
申请号：CN202321399381.6
申请日：2023-06-02
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
Abstract: 本实用新型公开了一种增强型氧化镓晶体管，包括：衬底以及设置于衬底上的氧化镓外延层；氧化镓外延层的一端设置有电极生长台阶，电极生长台阶贯穿氧化镓外延层；源电极，设置于电极生长台阶上，并延伸至氧化镓外延层外；漏电极，设置于氧化镓外延层上；栅介质层，设置于氧化镓外延层的栅极位置区域；栅介质层位于源电极和漏电极之间；栅电极，设置于栅介质层上。本实用新型中的器件，具有常关特性，且结构简单，成本较低。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN220065702U
公开(公告)日：2023-11-21
申请号：CN202321397977.2
申请日：2023-06-02
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H01L29/06 , H01L29/778 , H01L29/78
Abstract: 本实用新型公开了一种增强型HEMT器件，包括：衬底以及依次设置于衬底上的沟道层和势垒层，沟道层和势垒层之间形成有二维电子气；P型栅介质层，设置于势垒层上的栅极位置区域，且P型栅介质层的两端均具有第一离子注入区，第一离子注入区贯穿P型栅介质层；栅电极，设置于P型栅介质层上；源电极和漏电极，分别设置于栅电极的两侧，并贯穿势垒层以及部分沟道层。本实用新型中的器件，P型栅介质层做了高阻侧墙处理，阻断了栅极介质漏电路径，具有较高的击穿电压和阈值电压稳定性。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN219286419U
公开(公告)日：2023-06-30
申请号：CN202223269316.X
申请日：2022-12-06
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
Abstract: 本实用新型公开了一种Ga2O3MIS隧穿二极管器件。该Ga2O3MIS隧穿二极管器件包括自下而上依次设置的阴极、β‑Ga2O3衬底层、β‑Ga2O3漂移层、介质层和阳极；其中，介质层位于阳极与β‑Ga2O3漂移层之间；β‑Ga2O3衬底层和β‑Ga2O3漂移层均为Si或Sn掺杂的β‑Ga2O3材料，且β‑Ga2O3漂移层的掺杂浓度低于β‑Ga2O3衬底层的掺杂浓度。该Ga2O3MIS隧穿二极管器件在正向电流几乎保持不变、正向开启电压几乎保持不变的情况下，有效降低了反向漏电。
-
公开(公告)号：CN220233200U
公开(公告)日：2023-12-22
申请号：CN202321786064.X
申请日：2023-07-07
Applicant: 西安电子科技大学
IPC: H01L29/778 , H01L29/06 , H01L29/205
Abstract: 本实用新型公开了一种氮化镓外延结构，包括：多晶AlN衬底；多晶AlN成核层，设置于多晶AlN衬底上；AlN外延层，设置于多晶AlN成核层上；至少一层氮化镓外延层，设置于AlN外延层上。本实用新型中的器件，通过多晶AlN衬底及其上的多晶AlN成核层和AlN外延层，为至少一层氮化镓外延层提供了低失配的外延基底，且能够有效释放氮化镓外延层和其之间的失配应力，提高了氮化镓外延结构整体的良率，降低了生产成本。
-
-
-
-
-
-
Search Results
7
records
(took 0.02 seconds)
