-
公开(公告)号:CN108429460A
公开(公告)日:2018-08-21
申请号:CN201810193058.0
申请日:2018-03-09
Applicant: 西安电子科技大学
IPC: H02M3/157
CPC classification number: H02M3/157
Abstract: 本发明公开了一种升压直流直流转换器峰值电压的数字控制系统及方法,用于解决现有数字控制的升压直流直流转换器响应速度慢的技术问题,数字控制系统及方法步骤为:参数设置;采样模块对功率级电路的输出电压进行采样;模数转换ADC模块对采样信号进行模数转换;数字比例积分微分DPID模块获取控制信号;数字峰值电压预测模块计算功率级电路开关管第n个开关周期的占空比;数字脉宽调制DPWM模块获取栅极驱动信号;对功率级电路输出电压第n个开关周期之后的峰值电压进行控制。本发明有效地提高了控制系统的响应速度,且转换器的输出电压波形更平稳,有效地提高了控制系统的动态性能。
-
公开(公告)号:CN115664972A
公开(公告)日:2023-01-31
申请号:CN202211160188.7
申请日:2022-09-22
Applicant: 西安电子科技大学广州研究院
Abstract: 本发明公开了基于神经网络的自适应电力线双模通信系统,其涉及信息传输技术领域。本发明基于神经网络的信道环境分析训练模型将多种信道参数作为训练模型的输入进行训练。基于神经网络的信道环境分析模块能够快速决策最优通信方式。基于神经网络的场景模式识别训练模型将双模通信场景作为训练模型的输入进行训练。基于神经网络的场景模式识别模块能够快速完成复杂的场景识别工作,并向系统提供最优通信策略选择。本发明能够对双模信道参数进行实时检测和场景模式检测,实现对有线和无线两个信道参数变化的实时监测和系统通信策略的自适应调整,快速维护电力线双模高质量通信。
-
公开(公告)号:CN111211775A
公开(公告)日:2020-05-29
申请号:CN202010036861.0
申请日:2020-01-14
Applicant: 西安电子科技大学
IPC: H03K19/20
Abstract: 本发明公开了一种用于动态视觉传感器的三输入平均仲裁电路,主要解决现有技术不能实现三个输入请求信号时不能公平仲裁的问题。其包括预选单元、优先权选择单元和通信单元,三个请求信号R1、R2、R3同时经过这三个单元,且在通信单元产生对上一级请求信号;优先权选择单元在接收到上一级应答信号后产生三个优先权选择信号给到预选单元;预选单元根据这三个优先权选择信号产生三个预选信号给通信单元;通信单元根据三个预选信号产生最终三个仲裁结果A1、A2、A3。本发明利用优先权控制信号的变化控制三输入RS触发器输出端下拉能力,使三个输入请求信号的优先级在多次同时请求中平均排序,实现了公平的仲裁结果。可用于动态视觉传感器。
-
-
公开(公告)号:CN115664913A
公开(公告)日:2023-01-31
申请号:CN202211166622.2
申请日:2022-09-23
Applicant: 西安电子科技大学广州研究院
IPC: H04L27/26
Abstract: 本发明公开了一种基于FPGA的接收机同步系统及实现方法,其涉及信息传输技术领域。本发明针对高速电力线载波和高速无线双模通信系统在基带上的时频同步问题,首先基于FPGA(现场可编程逻辑门阵列)分别实现了有线和无线的改进定时、频率同步方案,同时提出了一种自适应的频偏补偿思想,最后输出正确同步后的有线、无线频域数据。
-
公开(公告)号:CN115664913B
公开(公告)日:2025-05-09
申请号:CN202211166622.2
申请日:2022-09-23
Applicant: 西安电子科技大学广州研究院
IPC: H04L27/26
Abstract: 本发明公开了一种基于FPGA的接收机同步系统及实现方法,其涉及信息传输技术领域。本发明针对高速电力线载波和高速无线双模通信系统在基带上的时频同步问题,首先基于FPGA(现场可编程逻辑门阵列)分别实现了有线和无线的改进定时、频率同步方案,同时提出了一种自适应的频偏补偿思想,最后输出正确同步后的有线、无线频域数据。
-
公开(公告)号:CN116388772A
公开(公告)日:2023-07-04
申请号:CN202310170440.0
申请日:2023-02-27
Applicant: 西安电子科技大学
Abstract: 本发明涉及无线通信技术领域,特别涉及一种线性分组码编译码方法、系统、设备及存储介质。该方法包括:发送端根据生成矩阵对输入的3比特信息码元进行编码处理,得到36比特的编码输出序列;其中,所述36比特的编码输出序列包括所述3比特信息码元,以及33比特校验码元;对所述36比特的编码输出进行符号填充处理,将所述36比特的编码输出扩展成96比特的数据序列;对所述96比特的数据序列进行加扰处理并输出数据;接收端对接收到的数据进行解扰处理,得到解扰后的数据;对所述解扰后的数据进行数据合并处理,得到36比特的数据序列;对所述36比特的数据序列进行译码处理,得到原始的SIG数据。
-
-
-
-
-
-