-
公开(公告)号：CN117973281A
公开(公告)日：2024-05-03
申请号：CN202410151149.3
申请日：2024-02-02
Applicant: 西安电子科技大学
IPC: G06F30/3308 , G06F30/367 , G06F119/02 , G06F119/14
Abstract: 本发明公开了一种针对集成电路NBTI失效的SPICE电路仿真方法，方法包括：先建立NBTI失效模型，再将NBTI失效模型转换为NBTI模块，并结合压控电压源构建等效电压源模块，利用等效电压源模块搭建工作电路，对未经失效注入的工作电路进行SPICE电路仿真，基于SPICE电路仿真结果提取反相器输出电压，根据反相器输出电压提取PMOS管NBTI应力剖面，最后将NBTI应力剖面加载到工作电路的等效电压源模块输入端，对经过失效注入的工作电路进行SPICE电路失效仿真，提取工作电路失效数据进行失效分析；本发明通过使用等效电压源模块，将阈值电压退化量加载到工作电路的PMOS管的栅极中，实现集成电路的NBTI失效仿真，具有仿真速度快，兼容性高的优点。
-
公开(公告)号：CN110457809A
公开(公告)日：2019-11-15
申请号：CN201910717268.X
申请日：2019-08-05
Applicant: 西安电子科技大学
IPC: G06F17/50
Abstract: 一种系统级封装微凸点结构可靠性的两步式优化设计方法，属于系统级封装技术领域，其特征在于：第一步通过建立系统级封装结构模型，确定影响微凸点可靠性的材料因素及水平建立正交试验设计组合，再以微凸点热应力为响应进行分析，利用田口方法得到材料因素优化组合；第二步确定影响微凸点可靠性的结构因素及范围通过中心复合法建立试验设计组合，再以结构因素进行参数优化选择，完成系统级封装微凸点可靠性的结构参数优化。两步法从系统级封装微凸点结构自身及其所处整体环境出发研究微凸点可靠性问题，考虑了系统级封装整体结构与微凸点可靠性的关系，达到了提高微凸点可靠性的目的，有效提高了系统级封装的可靠性并减小了研发周期。
-
公开(公告)号：CN110457809B
公开(公告)日：2023-03-07
申请号：CN201910717268.X
申请日：2019-08-05
Applicant: 西安电子科技大学
IPC: G06F30/23 , G06F30/3308 , G06F119/14
Abstract: 一种系统级封装微凸点结构可靠性的两步式优化设计方法，属于系统级封装技术领域，其特征在于：第一步通过建立系统级封装结构模型，确定影响微凸点可靠性的材料因素及水平建立正交试验设计组合，再以微凸点热应力为响应进行分析，利用田口方法得到材料因素优化组合；第二步确定影响微凸点可靠性的结构因素及范围通过中心复合法建立试验设计组合，再以结构因素进行参数优化选择，完成系统级封装微凸点可靠性的结构参数优化。两步法从系统级封装微凸点结构自身及其所处整体环境出发研究微凸点可靠性问题，考虑了系统级封装整体结构与微凸点可靠性的关系，达到了提高微凸点可靠性的目的，有效提高了系统级封装的可靠性并减小了研发周期。
-
公开(公告)号：CN110838834B
公开(公告)日：2021-07-23
申请号：CN201911095387.2
申请日：2019-11-11
Applicant: 西安电子科技大学
Abstract: 一种抗单粒子翻转加固的改进型QUATRO D触发器，涉及抗辐射集成电路，包括锁存器；所述锁存器由钟控单元和存储单元组成；其特征在于：所述锁存器包括依次电连接的主级锁存器和从级锁存器；所述存储单元为加固的QUATRO存储单元。在保证电路逻辑功能的前提下，设计了仅由10个晶体管构成的加固存储电路，使D触发器的单粒子翻转临界值和传统QUATRO D触发器相比增大约180%‑210%左右，提升了整个电路的抗辐射性能。同时，延时、功耗和晶体管数量仅为传统QUATRO D触发器的110%左右。
-
公开(公告)号：CN102830338A
公开(公告)日：2012-12-19
申请号：CN201210332319.5
申请日：2012-09-10
Applicant: 西安电子科技大学
IPC: G01R31/26
Abstract: 本发明公开了一种大规模集成互连电迁移失效快速自动测试方法，主要解决现有技术的测试成本高、测试规模小的问题。其实现方案是：利用反熔丝在编程前后电阻发生巨大变化这一特性，在集成互连线的焊盘上通过平面集成工艺制作反熔丝，形成互连和反熔丝并联的结构，将大量的该互连-反熔丝单元结构串联起来即形成大规模集成互连多链接结构，在该多链接结构两端分别连接测试电流源和电压表进行电迁移失效测试，并记录多链接结构两端的电压下降跳变点时间，作为互连的失效时间。本发明具有测试成本低、测试效率高的优点，可用于大规模集成互连电迁移失效的测试。
-
Patent Agency Ranking
公开(公告)号：CN100523292C
公开(公告)日：2009-08-05
申请号：CN200710018519.2
申请日：2007-08-21
Applicant: 西安电子科技大学
IPC: C23C16/511 , C23C16/30 , C23C16/54 , H01L21/762
Abstract: 本发明公开了一种电子回旋共振等离子体化学汽相淀积氟化非晶碳膜的方法及膜层结构，其方法是在淀积室中的多种衬底上用碳氢和碳氟源气体作为前驱气体淀积氟化非晶碳膜，利用电子回旋共振效应吸收微波能量分解前驱气体，并在衬底上形成介电常数低、热稳定性好的氟化非晶碳薄膜，具体过程为：衬底清洗并放入工艺室；对工艺室抽真空；通入混合气体；在衬底上淀积氟化非晶碳薄膜；净化工艺室。其中，在淀积氟化非晶碳膜前后，可在同一设备中选择淀积碳化硅膜粘附薄层和氮化硅膜覆盖薄层形成多层低介电常数介质结构。本发明具有热稳定性好、介电常数较低、淀积速率高的优点，可用于集成电路互连或者某些光学器件的制造。
-
公开(公告)号：CN119918475A
公开(公告)日：2025-05-02
申请号：CN202411968829.0
申请日：2024-12-30
Applicant: 西安电子科技大学
IPC: G06F30/3308 , G06N3/0442 , G06N3/084 , G06F119/14
Abstract: 本发明具体涉及一种基于神经网络的集成电路耦合失效分析方法，包括：构建环形振荡器电路；将预设应力条件输入基于神经网络的失效分析模型，获取模型输出的阈值电压退化量预测数据；其中，所述失效分析模型用于对PMOS器件的阈值电压退化进行预测；所述应力条件数据与所述环形振荡器电路相匹配；将所述阈值电压退化量预测数据配置到环形振荡器电路中的关键晶体管的栅极，获取对应的电路频率退化数据；将所述电路频率退化数据与预设验证数据进行数据比对获取第一数据比对结果，并基于第一数据比对结果生成耦合失效分析数据。本方法通过建立针对PMOS晶体管NBTI和HCD耦合失效的分析模型，减少了数据分析的误差，并提高了应用范围。
-
公开(公告)号：CN110838834A
公开(公告)日：2020-02-25
申请号：CN201911095387.2
申请日：2019-11-11
Applicant: 西安电子科技大学
Abstract: 一种抗单粒子翻转加固的改进型QUATRO D触发器，涉及抗辐射集成电路，包括锁存器；所述锁存器由钟控单元和存储单元组成；其特征在于：所述锁存器包括依次电连接的主级锁存器和从级锁存器；所述存储单元为加固的QUATRO存储单元。在保证电路逻辑功能的前提下，设计了仅由10个晶体管构成的加固存储电路，使D触发器的单粒子翻转临界值和传统QUATRO D触发器相比增大约180%-210%左右，提升了整个电路的抗辐射性能。同时，延时、功耗和晶体管数量仅为传统QUATRO D触发器的110%左右。
-
公开(公告)号：CN119918476A
公开(公告)日：2025-05-02
申请号：CN202411969224.3
申请日：2024-12-30
Applicant: 西安电子科技大学
IPC: G06F30/3308 , G06N20/00 , G06F119/14
Abstract: 本发明具体涉及一种针对集成电路耦合失效的分析方法，包括：构建环形振荡器电路；基于预设电源参数执行所述环形振荡器电路，获取对应的初始状态下的输出电压数据；将所述初始状态输出电压数据输入耦合失效模型，获取模型输出的耦合失效状态下的输出电压数据；其中，所述耦合失效模型基于NBTI效应的反应扩散模型和HCD效应的能量驱动模型构建；获取所述初始初始状态下的输出电压数据、耦合失效状态下的输出电压数据对应的第一振荡频率数据、第二振荡频率数据，并基于所述第一振荡频率数据、第二振荡频率数据确定电路频率性能的退化分析数据。本方法实现了对NBTI效应和HCD效应的失效机制进行联合分析。
-
公开(公告)号：CN117952052A
公开(公告)日：2024-04-30
申请号：CN202410136393.2
申请日：2024-01-31
Applicant: 西安电子科技大学
IPC: G06F30/367 , G06F17/10 , G06F119/14 , G06F119/02
Abstract: 本发明公开一种集成电路耦合失效SPICE仿真方法，基于界面陷阱浓度Nit构建NBTI和HCD效应作用的耦合失效物理模型，将耦合失效物理模型转化为Symbol模块并与压控电压源构建等效电压源模块；搭建SPICE电路，将电压应力剖面解耦加载到等效电压源的电压接口，输出端接入到PMOS晶体管，仿真得到PMOS晶体管阈值电压退化数据，并根据PMOS晶体管阈值电压退化数据生成耦合退化曲线外推至不同失效时间对应的退化量，最后再通过等效电压源将阈值电压的退化数据加载到环形振荡器电路中的PMOS晶体管栅极，进行SPICE电路仿真，得到电路的退化数据；具有提高准确性和提高仿真效率的特点。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.036 seconds)
