公开(公告)号：CN115221108A

公开(公告)日：2022-10-21

申请号：CN202210396463.9

申请日：2022-04-15

Applicant: 苹果公司

Inventor： S·科洛尔 ,  S·V·托塔 ,  T·泽梅尔 ,  S·拉哈夫 ,  J·M·莱德肖 ,  P·H·哈马兰德 ,  E·塔迈里 ,  J·瓦什 ,  G·加尔格

IPC: G06F15/78

Abstract: 本公开涉及多个独立的芯片上互连件。在实施方案中，芯片上系统(SOC)包括其上形成有电路的半导体管芯，其中该电路包括多个代理和耦合到该多个代理的多个网络交换机。该多个网络交换机互连以形成多个物理和逻辑独立的网络。根据第一拓扑来构造该多个物理和逻辑独立的网络中的第一网络，并根据与该第一拓扑不同的第二拓扑来构造该多个物理和逻辑独立的网络中的第二网络。例如，该第一拓扑可以是环形拓扑，而该第二拓扑可以是网状拓扑。在实施方案中，可在该第一网络上执行相干性，并且该第二网络可以是松弛次序网络。

公开(公告)号：CN115713058A

公开(公告)日：2023-02-24

申请号：CN202210996462.8

申请日：2022-08-19

Applicant: 苹果公司

Inventor： H·豪茨 ,  E·塔迈里 ,  P·H·哈马兰德 ,  J·M·莱德肖 ,  A·考斯蒂亚诺斯基 ,  I·尼塞尔 ,  L·吉泰尔曼 ,  O·比特扎泰尔 ,  D·R·海姆

IPC: G06F30/394 ,  G06F30/396 ,  G06F30/392 ,  G06F30/398 ,  G06F115/02 ,  G06F117/04 ,  G06F119/06

Abstract: 本发明涉及来自通用设计的完整裸片流片和部分裸片流片。本发明公开了一种芯片设计方法以及从通用设计数据库进行流片的一组集成电路。定义了该集成电路的完整实例的区域，并且定义了一条或多条分割线以识别将针对一个或多个部分实例被去除的部分。定义了各种技术和机制以允许从通用设计数据库发生流片，使得可以使除了对该完整实例进行流片的工作以外的对部分实例进行流片的工作最小化。

公开(公告)号：CN118575172A

公开(公告)日：2024-08-30

申请号：CN202380017878.3

申请日：2023-01-20

Applicant: 苹果公司

Inventor： S·科洛尔 ,  L·齐梅特 ,  O·D·卡恩 ,  E·塔迈里 ,  T·泽梅尔 ,  P·H·哈马兰德

IPC: G06F13/38

Abstract: 在一个实施方案中，系统包括具有多个代理的子集的多个集成电路。该多个集成电路可具有完全(例如，全部)在相应的集成电路内实施的网络段，并且可具有段到段(S2S)网络接口电路以耦合到在该多个代理之间形成网络的多个网络段中的其他网络段。

公开(公告)号：CN117255989A

公开(公告)日：2023-12-19

申请号：CN202280030701.2

申请日：2022-04-25

Applicant: 苹果公司

Inventor： S·菲什威克 ,  J·E·高宁恩 ,  P·H·哈马兰德 ,  E·塔迈里 ,  L·齐梅特 ,  G·R·威廉姆斯三世 ,  H·考施卡

IPC: G06F12/06

Abstract: 在一个实施方案中，系统可支持多个粒度级别的地址位的可编程散列，以将存储器地址映射到存储器控制器并最终至少映射到存储器设备。散列可被编程为跨存储器控制器分布存储器页面，并且页面的连续块可被映射到物理上远离的存储器控制器。在一个实施方案中，可从每个粒度级别丢弃地址位，从而形成紧凑管道地址，以节省存储器控制器内的功率。在一个实施方案中，当不需要完整的存储器时，可采用存储器折叠方案来减少系统中的有源存储器设备和/或存储器控制器的数量。