-
公开(公告)号：CN105917412A
公开(公告)日：2016-08-31
申请号：CN201580004662.9
申请日：2015-01-08
Applicant: 苹果公司
IPC: G11C11/56 , G11C16/04 , H01L27/115 , H01L29/423
CPC classification number: G11C16/24 , G11C11/5671 , G11C16/0466 , G11C16/0475 , G11C16/10 , G11C16/26 , H01L27/11568 , H01L29/42328
Abstract: 本发明公开了一种设备，该设备包括存储器和读/写(R/W)单元。该存储器包括耦接到公共电荷俘获层的多个栅极。该R/W单元被配置为通过生成并读取公共电荷俘获层中的一组带电区域来对存储器进行编程和读取，其中该一组中的至少给定区域并非唯一地与栅极中的任何单个栅极相关联。
-
公开(公告)号：CN104813270A
公开(公告)日：2015-07-29
申请号：CN201380061251.4
申请日：2013-11-06
Applicant: 苹果公司
Inventor： A·P·迈尔
CPC classification number: G06F12/0246 , G06F3/061 , G06F3/0649 , G06F3/0652 , G06F3/0679 , G06F12/10 , G06F17/30221
Abstract: 本发明公开了一种存储设备，该存储设备包括存储器和处理器。该处理器被配置为将用于主机的数据项存储在相应的逻辑地址中、将逻辑地址的第一子集识别为经常访问的逻辑地址并且将逻辑地址的第二子集识别为不经常访问的逻辑地址、将经常访问的逻辑地址和不经常访问的逻辑地址单独地进行管理、从主机接收对一个或多个逻辑地址的指示、以及将由主机指示的逻辑地址添加到不经常访问的逻辑地址，该一个或多个逻辑地址用于存储被主机识别为已被用户删除的数据。
-
公开(公告)号：CN103631728A
公开(公告)日：2014-03-12
申请号：CN201310485840.7
申请日：2013-08-27
Applicant: 苹果公司
IPC: G06F12/08
CPC classification number: G06F3/0679 , G06F3/061 , G06F3/0656 , G06F3/0659 , G06F12/0246 , G06F12/0804 , G06F2212/1024 , G06F2212/214 , G06F2212/7203 , G06F2212/7205
Abstract: 本发明公开涉及使用自适应压缩比率快速执行刷新命令。一种方法包括在包括非易失性存储器和易失性缓冲器的存储设备中，接收一个或多个存储命令以及至少一个刷新命令，其中，所述易失性缓冲器缓冲接收以存储在所述非易失性存储器中的数据。所述刷新命令指示所述存储设备将在所述易失性缓冲器中缓冲的数据提交给所述非易失性存储器。根据第一存储规则执行所述存储命令。根据第二存储规则执行所述刷新命令，所述第二存储规则相对于所述第一存储规则具有较小的延迟。
-
公开(公告)号：CN110097908B
公开(公告)日：2023-05-26
申请号：CN201910367528.5
申请日：2015-01-08
Applicant: 苹果公司
Abstract: 本申请涉及使用附加带电区域来改善电荷俘获存储器结构中的存储。本发明公开了一种设备，该设备包括存储器和读/写(R/W)单元。该存储器包括耦接到公共电荷俘获层的多个栅极。该R/W单元被配置为通过生成并读取公共电荷俘获层中的一组带电区域来对存储器进行编程和读取，其中该一组中的至少给定区域并非唯一地与栅极中的任何单个栅极相关联。
-
Patent Agency Ranking
公开(公告)号：CN110097908A
公开(公告)日：2019-08-06
申请号：CN201910367528.5
申请日：2015-01-08
Applicant: 苹果公司
IPC: G11C11/56 , G11C16/04 , G11C16/10 , G11C16/26 , H01L27/11568
Abstract: 本申请涉及使用附加带电区域来改善电荷俘获存储器结构中的存储。本发明公开了一种设备，该设备包括存储器和读/写(R/W)单元。该存储器包括耦接到公共电荷俘获层的多个栅极。该R/W单元被配置为通过生成并读取公共电荷俘获层中的一组带电区域来对存储器进行编程和读取，其中该一组中的至少给定区域并非唯一地与栅极中的任何单个栅极相关联。
-
公开(公告)号：CN105917412B
公开(公告)日：2019-05-17
申请号：CN201580004662.9
申请日：2015-01-08
Applicant: 苹果公司
Abstract: 本发明公开了一种设备，该设备包括存储器和读/写(R/W)单元。该存储器包括耦接到公共电荷俘获层的多个栅极。该R/W单元被配置为通过生成并读取公共电荷俘获层中的一组带电区域来对存储器进行编程和读取，其中该一组中的至少给定区域并非唯一地与栅极中的任何单个栅极相关联。
-
公开(公告)号：CN107210057B
公开(公告)日：2018-10-16
申请号：CN201580075119.8
申请日：2015-12-16
Applicant: 苹果公司
IPC: G11C5/14 , G11C11/406 , G11C11/4074
Abstract: 本发明公开了一种存储设备(28)，该存储设备包括非易失性存储器(32)、易失性存储器(40)和控制器(36)。易失性存储器支持正常模式和自刷新模式。控制器被配置为当在所述正常模式使用所述易失性存储器时将用于主机(24)的数据存储在所述非易失性存储器中，并响应于从所述主机接收到掉电命令来去激活所述存储设备的至少一部分以及将所述易失性存储器从所述正常模式切换到所述自刷新模式。
-
公开(公告)号：CN104813270B
公开(公告)日：2018-06-05
申请号：CN201380061251.4
申请日：2013-11-06
Applicant: 苹果公司
Inventor： A·P·迈尔
CPC classification number: G06F12/0246 , G06F3/061 , G06F3/0649 , G06F3/0652 , G06F3/0679 , G06F12/10 , G06F17/30221
Abstract: 本发明公开了一种存储设备，该存储设备包括存储器和处理器。该处理器被配置为将用于主机的数据项存储在相应的逻辑地址中、将逻辑地址的第一子集识别为经常访问的逻辑地址并且将逻辑地址的第二子集识别为不经常访问的逻辑地址、将经常访问的逻辑地址和不经常访问的逻辑地址单独地进行管理、从主机接收对一个或多个逻辑地址的指示、以及将由主机指示的逻辑地址添加到不经常访问的逻辑地址，该一个或多个逻辑地址用于存储被主机识别为已被用户删除的数据。
-
公开(公告)号：CN107210057A
公开(公告)日：2017-09-26
申请号：CN201580075119.8
申请日：2015-12-16
Applicant: 苹果公司
IPC: G11C5/14 , G11C11/406 , G11C11/4074
CPC classification number: G06F1/30 , G06F1/3275 , G06F1/3278 , G06F1/3287 , G06F3/0625 , G06F3/0655 , G06F3/0679 , G06F11/073 , G06F11/0793 , G11C5/148 , G11C11/40615 , G11C11/4074 , G11C14/0018 , Y02D10/14 , Y02D10/157 , Y02D10/171 , Y02D50/20
Abstract: 本发明公开了一种存储设备(28)，该存储设备包括非易失性存储器(32)、易失性存储器(40)和控制器(36)。易失性存储器支持正常模式和自刷新模式。控制器被配置为当在所述正常模式使用所述易失性存储器时将用于主机(24)的数据存储在所述非易失性存储器中，并响应于从所述主机接收到掉电命令来去激活所述存储设备的至少一部分以及将所述易失性存储器从所述正常模式切换到所述自刷新模式。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.015 seconds)
