-
公开(公告)号：CN114414977B
公开(公告)日：2023-12-19
申请号：CN202210062968.1
申请日：2019-10-30
Applicant: 英诺赛科(珠海)科技有限公司
Abstract: 一种用于量测半导体组件的装置，包括控制器、控制器、保护电路、负载电路及切换电路。切换电路电连接于负载电路与保护电路之间。保护电路的输入阻抗大于切换电路开启时的阻抗。保护电路的输入阻抗小于切换电路关闭时的阻抗。控制器经组态以在第一时间点提供第一控制讯号至半导体组件及在第二时间点提供第二控制讯号至切换电路。半导体组件藉由第一控制讯号开启。切换电路藉由第二控制讯号开启。第一时间点早于第二时间点，使得半导体组件的开通时间点早于切换电路的开通时间点。切换电路的开通状态的维持时间与半导体组件的开通状态的维持时间重迭。半导体组件的开通状态的维持时间大于切换电路的开通状态的维持时间。
-
公开(公告)号：CN114414977A
公开(公告)日：2022-04-29
申请号：CN202210062968.1
申请日：2019-10-30
Applicant: 英诺赛科(珠海)科技有限公司
Abstract: 一种用于量测半导体组件的装置，包括控制器、控制器、保护电路、负载电路及切换电路。切换电路电连接于负载电路与保护电路之间。保护电路的输入阻抗大于切换电路开启时的阻抗。保护电路的输入阻抗小于切换电路关闭时的阻抗。控制器经组态以在第一时间点提供第一控制讯号至半导体组件及在第二时间点提供第二控制讯号至切换电路。半导体组件藉由第一控制讯号开启。切换电路藉由第二控制讯号开启。第一时间点早于第二时间点，使得半导体组件的开通时间点早于切换电路的开通时间点。切换电路的开通状态的维持时间与半导体组件的开通状态的维持时间重迭。半导体组件的开通状态的维持时间大于切换电路的开通状态的维持时间。
-
公开(公告)号：CN117476761A
公开(公告)日：2024-01-30
申请号：CN202311576217.2
申请日：2023-11-23
Applicant: 英诺赛科(珠海)科技有限公司
IPC: H01L29/778 , H01L23/31 , H01L21/335 , H01L21/56
Abstract: 本发明实施例公开一种半导体器件及半导体器件的制作方法。该半导体器件包括衬底；设置于衬底一侧的缓冲层；设置于缓冲层远离衬底一侧的电子传输层；设置于电子传输层远离衬底一侧的半导体掺杂层；设置于半导体掺杂层远离衬底一侧的栅极；设置于栅极远离衬底一侧的钝化层，钝化层用于降低表面电荷密度；钝化层包括至少一个夹层结构，夹层结构至少部分覆盖电子传输层；夹层结构用于抑制表面电荷对二维电子气沟道的散射。本实施例提供的技术方案解决了半导体器件的电子传输层远离衬底的表面电荷密度较高，容易存在表面电荷对二维电子气沟道的散射，影响半导体器件的性能的问题。
-
公开(公告)号：CN118696415A
公开(公告)日：2024-09-24
申请号：CN202280091486.7
申请日：2022-11-02
Applicant: 英诺赛科(珠海)科技有限公司
IPC: H01L29/66
Abstract: 一种氮化物基半导体器件，包括第一氮化物基半导体层、第二氮化物基半导体层、耗尽型器件和增强型器件。第二氮化物基半导体层设置在第一氮化物基半导体层上，并且具有大于第一氮化物基半导体层的带隙的带隙。耗尽型器件包括设置在第二氮化物基半导体层上方的第一III‑V族半导体层。增强型器件包括设置在第二氮化物基半导体层上方的第二III‑V族半导体层。第一III‑V族半导体层和第二III‑V族半导体层具有相同的厚度，并且第二III‑V族半导体层被掺杂以具有与第一III‑V族半导体层不同的导电类型。
-
公开(公告)号：CN118103988A
公开(公告)日：2024-05-28
申请号：CN202280069378.X
申请日：2022-07-20
Applicant: 英诺赛科(珠海)科技有限公司
IPC: H01L29/40 , H01L23/525
Abstract: 一种氮化物基半导体器件，包括氮化物基半导体晶片，保护层和多个连接凸起。氮化物基半导体晶片包括多个氮化物基晶粒。每个氮化物基晶粒包括连接表面和多个连接焊盘，并且连接焊盘嵌入连接表面中。保护层设置在氮化物基晶粒的连接表面上。连接凸起嵌入保护层中。每个连接凸起连接一个连接焊盘。每个连接凸起具有第一抛光平面，并且第一抛光平面没有保护层。还提供了一种氮化物基半导体器件的制造方法。
-
Patent Agency Ranking
公开(公告)号：CN115997287B
公开(公告)日：2024-04-05
申请号：CN202280004810.7
申请日：2022-11-15
Applicant: 英诺赛科(珠海)科技有限公司
IPC: H01L27/07 , H02M7/219 , H01L29/778 , H01L21/8252
Abstract: 本公开提供一种氮化物基半导体集成电路(IC)芯片，其包含至少一个晶体管和配置成用于将流动通过所述晶体管的反向电流旁路掉的内置式旁路二极管。所述内置式旁路二极管包含电连接到所述晶体管的漏极电极的n型掺杂区以及电连接到所述晶体管的源极电极的p型掺杂区。所述内置式旁路二极管可充当源极到漏极主体二极管以实现反向导通时的低接通电压降。因此，可将所述反向电流旁路掉，且可在不增加PCB面积或不引起额外寄生效应的情况下减小空载时间损耗。
-
公开(公告)号：CN115769379B
公开(公告)日：2024-03-08
申请号：CN202280004780.X
申请日：2022-08-25
Applicant: 英诺赛科(珠海)科技有限公司
IPC: H01L29/778 , H01L21/66 , G01R31/327 , G01R27/02 , G01R19/00
-
公开(公告)号：CN115997287A
公开(公告)日：2023-04-21
申请号：CN202280004810.7
申请日：2022-11-15
Applicant: 英诺赛科(珠海)科技有限公司
IPC: H01L27/07 , H02M7/219 , H01L29/778 , H01L21/8252
Abstract: 本公开提供一种氮化物基半导体集成电路(IC)芯片，其包含至少一个晶体管和配置成用于将流动通过所述晶体管的反向电流旁路掉的内置式旁路二极管。所述内置式旁路二极管包含电连接到所述晶体管的漏极电极的n型掺杂区以及电连接到所述晶体管的源极电极的p型掺杂区。所述内置式旁路二极管可充当源极到漏极主体二极管以实现反向导通时的低接通电压降。因此，可将所述反向电流旁路掉，且可在不增加PCB面积或不引起额外寄生效应的情况下减小空载时间损耗。
-
公开(公告)号：CN110824322B
公开(公告)日：2022-02-15
申请号：CN201911045298.7
申请日：2019-10-30
Applicant: 英诺赛科(珠海)科技有限公司
IPC: G01R31/26
Abstract: 本申请涉及了一种量测高电子移动率晶体管之装置及方法。所提出的装置包含控制器、保护电路、负载电路及电连接于所述负载电路与所述保护电路之间的切换电路。所述控制器经组态以在第一时间点提供具有第一值的第一控制讯号至所述半导体组件及在第二时间点提供具有第二值的第二控制讯号至所述切换电路。所述半导体组件藉由所述第一控制讯号的所述第一值开启，且所述切换电路藉由所述第二控制讯号的所述第二值开启。所述第二时间点晚于所述第一时间点。
-
公开(公告)号：CN119828839A
公开(公告)日：2025-04-15
申请号：CN202510033070.5
申请日：2025-01-09
Applicant: 英诺赛科(珠海)科技有限公司
IPC: G05F1/567
Abstract: 本发明提供一种电压基准电路、基准电压的生成方法及电子设备，其中电压基准电路包括：偏置子电路，负温子电路，正温子电路，第一节点，电源端，接地端和基准电压输出端；偏置子电路，分别与所述第一节点，所述电源端和所述接地端耦接，用于产生偏置电流；负温子电路，分别与所述电源端、所述接地端和所述第一节点耦接，用于产生具有负温度系数的第一电压；正温子电路，分别与所述电源端、所述第一节点和所述基准电压输出端耦接，用于产生具有正温系数的第二电压，还用于根据所述第一电压和所述第二电压得到具有零温系数的基准电压，并将所述基准电压传输至所述基准电压输出端。本发明电路结构简单，版图面积小。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.028 seconds)
