具有堆叠晶体管的三维集成电路
    1.
    发明公开

    公开(公告)号:CN111384048A

    公开(公告)日:2020-07-07

    申请号:CN201911191436.2

    申请日:2019-11-28

    Abstract: 本文的实施例描述用于包括在第二晶体管上方所堆叠并且与其自对齐的第一晶体管的半导体装置的技术,其中第一晶体管的阴影与第二晶体管基本上重叠。第一晶体管包括:第一栅电极;第一沟道层,所述第一沟道层包括第一沟道材料,并且所述第一沟道层通过第一栅介电层与第一栅电极分隔;以及第一源电极,所述第一源电极耦合到第一沟道层。第二晶体管包括:第二栅电极;第二沟道层,所述第二沟道层包括第二沟道材料,并且通过第二栅介电层与第二栅电极分隔;以及第二源电极,所述第二源电极耦合到第二沟道层。第二源电极与第一源电极自对齐,并且通过隔离层与第一源电极分隔。可描述和/或要求保护其他实施例。

    IC管芯的自对准辅助组装中的倾斜减轻

    公开(公告)号:CN119725110A

    公开(公告)日:2025-03-28

    申请号:CN202411189038.8

    申请日:2024-08-28

    Abstract: 本发明名称是“IC管芯的自对准辅助组装中的倾斜减轻”。集成电路(IC)管芯结构或IC管芯结构要接合到的衬底结构中的至少一个结构的表面包括双亲性区域,双亲性区域适于液体微滴约束和IC管芯结构与衬底结构的基于微滴的精细对准。双亲性区域可包括被接合区域包围或者在相邻的一对接合区域之间的内部区域。特别是,如果在放置期间IC管芯结构的接合表面和衬底结构的接合表面之间存在相当大的倾斜量,则内部区域可改善精细对准。内部区域可例如促进将两个或更多个微滴约束在接合区域上。双亲性结构的内部或外部区域可以是分段的或连续的,并且相交的IC管芯边缘也可以是非正交的。

    准单片管芯架构
    3.
    发明公开

    公开(公告)号:CN117594569A

    公开(公告)日:2024-02-23

    申请号:CN202310887155.0

    申请日:2023-07-19

    Abstract: 本发明题为“准单片管芯架构”。本文公开了微电子组件、相关装置和方法。在一些实施例中,一种微电子组件可包括:具有一个或多个传导迹线和表面的电介质层;在电介质层的表面上的微电子子组件,该微电子子组件包括第一管芯和被电介质材料围绕的贯穿电介质通孔(TDV),其中第一管芯在电介质层的表面;在第一管芯上并且通过具有小于10微米间距的互连而被电耦合到第一管芯的第二管芯和第三管芯,并且其中TDV在第一端处被电耦合到电介质层并在相对的第二端处被电耦合到第二管芯;以及在第二和第三管芯上并耦合到第二和第三管芯的衬底;以及在电介质层的表面上并且在微电子子组件周围的绝缘材料。

    在接合界位点面处具有金属钝化的IC组合件

    公开(公告)号:CN119725111A

    公开(公告)日:2025-03-28

    申请号:CN202411189043.9

    申请日:2024-08-28

    Abstract: 集成电路(IC)管芯结构上的或IC管芯结构将接合到的衬底结构上的表面终饰层具有与下面的金属化的化学成分不同的化学成分。表面终饰层可以包括Cu‑Ni合金。可选地,Cu‑Ni合金还可以包括Mn。备选地,表面终饰层可以包括贵金属,例如Pd、Pt或Ru,或者,表面终饰层可以包括包含Si和C的自组装单层(SAM)分子。在接合过程期间,IC管芯结构上的或衬底结构上的两亲性表面可以促进IC管芯结构与主体结构的基于液滴的精细对准。在接合之前,表面终饰层可以在金属化特征的顶部表面上施加,并且可以抑制暴露于液滴的顶部表面的氧化。

    带有具有零未对准的自对准结构的IC组合件

    公开(公告)号:CN119725112A

    公开(公告)日:2025-03-28

    申请号:CN202411189059.X

    申请日:2024-08-28

    Abstract: 本发明的主题是“带有具有零未对准的自对准结构的IC组合件”。集成电路(IC)管芯结构或IC管芯结构要接合到的主结构的表面包括用于液滴形成和IC管芯结构与衬底的基于液滴的精细对准的亲疏水(biphilic)表面。通过在亲水区域内形成金属化特征的同时在疏水区域内形成前体金属化特征,疏水区域可以与亲疏水表面的亲水区域自对准。然后,疏水区域内的金属化特征可以作为牺牲被至少部分移除,以促进疏水表面的形成。亲水区域内的金属化特征可以被保留并最终接合到另一个IC管芯结构或衬底结构的互补特征。

Patent Agency Ranking