-
公开(公告)号:CN105304707A
公开(公告)日:2016-02-03
申请号:CN201510713864.2
申请日:2015-10-28
Applicant: 电子科技大学
IPC: H01L29/778 , H01L29/205 , H01L29/47 , H01L29/417 , H01L29/423
CPC classification number: H01L29/7789 , H01L29/2003 , H01L29/205 , H01L29/41741 , H01L29/42316 , H01L29/475
Abstract: 本发明属于半导体技术领域,涉及一种增强型HEMT器件。本发明提供的栅控增强型HMET器件,与常规的凹槽栅-增强型AlGaN/GaN HEMT器件不同的是,本发明中源极金属与半导体之间的接触是肖特基接触而不是常规结构中的欧姆接触,而且源极位于栅极和漏极之间;栅极是侧壁绝缘栅电极,在源极边缘通过刻蚀AlGaN和GaN形成的侧壁上。本发明的有益效果为,实现了常关型沟道,使得器件更加利于控制;同时克服了短沟道效应,使得特征频率显著提高,可以应用于高频电路中;并且可以改善器件的回滞电压和电流崩塌现象;还可以与传统工艺兼容。
-
公开(公告)号:CN106611779A
公开(公告)日:2017-05-03
申请号:CN201710024792.X
申请日:2017-01-13
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/739 , H01L21/331
CPC classification number: H01L29/7398 , H01L29/0684 , H01L29/66333
Abstract: 本发明属于功率半导体器件领域,具体的涉及一种逆导型绝缘栅双极晶体管及其制作方法。本发明所提出的新型逆导型绝缘栅双极晶体管,其创新之处是将结终端阳极区域的P型掺杂替换为N型掺杂,这样在元胞区的N型阳极区可以做的比较短,从而提高了阳极短路电阻以抑制Snapback效应。在加反向电压的时候,元胞区和结终端区的N型阳极区域共同充当PIN二极管的阴极,相当于将结终端区的面积利用起来进行反向导通,这样就在不影响器件反向导通能力的同时抑制了正向导通时候的Snapback效应。在实际应用中可以根据器件正反向导通能力的需要,灵活地调整元胞区的N型阳极区长度来满足要求。
-
公开(公告)号:CN105118830A
公开(公告)日:2015-12-02
申请号:CN201510483325.4
申请日:2015-08-03
Applicant: 电子科技大学
IPC: H01L27/06 , H01L29/778 , H01L29/417 , H01L29/47
Abstract: 本发明属于半导体技术领域,具体的说涉及一种集成SBD的增强型HEMT。本发明中源极为肖特基接触而非一般器件的欧姆接触,且源极分为两部分,一部分由源极金属形成,用以提供较高的电压阻断能力,另一部分由金属形成,用以提供更好的电流输运能力并且减低栅介质之下宽禁带半导体形成反型层所要求的栅极电压,并且提高稳定性,同时降低实现难度,另外当源极电压为正,漏极电压为负时器件构成一个SBD,具有整流能力,当器件在感性负载电路中应用时,在关断瞬间使感性负载中反向电流从集成的SBD通路得到泄放,保护了器件和整个电路安全,提高了器件和电路稳定性。
-
公开(公告)号:CN104538447A
公开(公告)日:2015-04-22
申请号:CN201410821779.3
申请日:2014-12-25
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/785 , H01L29/1033 , H01L29/66477
Abstract: 本发明提供一种GaN基隧穿FinFET器件及其制造方法,器件包括:衬底、叠层、栅绝缘介质层以及栅金属层,叠层包括GaN层、XN层、源极金属层,XN层上方设有漏极金属层,制造方法步骤为:原始材料为具有XN/GaN外延层的晶圆片;制备器件的Fin结构随后进行表面处理;制备漏极金属层;制备源极金属层;制备栅绝缘介质层和源漏区表面钝化层;制备栅金属层;本发明所提供的栅控隧穿增强型GaN基FinFET中栅电极对导电沟道具有更好的调控能力,具备较好的scaling down的能力且不会牺牲器件的性能;器件具有更低的关态漏电和更高的反向击穿电压,可用于高压领域,同时具有TFET和FinFET特性,具有较高的开关速度、较小的亚阈值斜率和较大的导通/关断电流比。
-
公开(公告)号:CN106298909A
公开(公告)日:2017-01-04
申请号:CN201610650111.6
申请日:2016-08-09
Applicant: 电子科技大学
IPC: H01L29/778 , H01L29/06 , H01L29/40
CPC classification number: H01L29/778 , H01L29/0611 , H01L29/4236
Abstract: 本发明属于半导体器件技术领域,涉及一种HEMT器件。与常规器件不同的是,本发明中自嵌位结构为在栅极的漏极一侧与AlGaN势垒层形成的凹槽型肖特基接触金属,并与源极之间进行电气连接。在器件工作时,是由肖特基接触金属部分和AlGaN势垒层共同形成的自嵌位结构来承受器件阻断电压,令栅下沟道处电势不随漏极电压的增加而改变,从而使栅极能够进一步减小、输出频率能进一步提高且输出功率进一步增强。与此同时,本发明所公布的制备工艺完全兼容传统工艺,不仅能应用于一般电路中,还有较强的频率性能,从而为GaN器件应用于毫米波电路领域奠定了坚实基础。
-
公开(公告)号:CN105609551A
公开(公告)日:2016-05-25
申请号:CN201511003565.6
申请日:2015-12-28
Applicant: 电子科技大学
IPC: H01L29/778 , H01L21/335
CPC classification number: H01L29/7788 , H01L29/66462 , H01L29/7787
Abstract: 本发明提供一种立体多槽栅增强型HEMT器件及其制造方法,包括衬底、衬底上方的异质结、栅极、源极和漏极,栅极设有多个U型槽构成的立体多槽栅结构,该立体多槽栅结构通过刻蚀异质结形成,在漏极至源极方向相邻U型槽之间的距离依次减小,U型槽长度依次增大;制造方法包括:制造器件的晶圆片;定义器件的有源区以及器件之间的隔离;在源极和漏极区域淀积金属薄膜,得到器件的源极和漏极;局部刻蚀异质结层制备立体多槽栅结构,并在其上方沉积金属薄膜制得栅极;相比常规型槽栅结构,立体多槽栅结构使得栅极下方的电子浓度逐渐变化形成梯度分布,以此优化栅极区域电场分布,从而提高器件的反向耐压和在高电场下的可靠性。
-
公开(公告)号:CN111987151A
公开(公告)日:2020-11-24
申请号:CN202010992612.9
申请日:2020-09-21
Applicant: 电子科技大学
IPC: H01L29/41 , H01L29/47 , H01L29/06 , H01L21/329 , H01L29/872
Abstract: 本发明属于半导体技术领域,具体是涉及一种具有高场转移结构的异质结肖特基势垒二极管。本发明的结构,主要是在传统结构中,提出了低功函数阳极金属与等效固定负电荷的区域形成的高场转移结构。本发明的结构使二极管具有低开启电压、良好正向导通性能和高耐压性能,器件能正向快速导通且具有良好的电流传输性能。在器件处于反向高压状态时,能有效分散阳极附近高场聚集,有效保护器件和电路,具有较高阻断电压的性能,且能在高频、微波领域如实现零偏探测器等场合广泛应用。
-
公开(公告)号:CN105609551B
公开(公告)日:2019-01-29
申请号:CN201511003565.6
申请日:2015-12-28
Applicant: 电子科技大学
IPC: H01L29/778 , H01L21/335
Abstract: 本发明提供一种立体多槽栅增强型HEMT器件及其制造方法,包括衬底、衬底上方的异质结、栅极、源极和漏极,栅极设有多个U型槽构成的立体多槽栅结构,该立体多槽栅结构通过刻蚀异质结形成,在漏极至源极方向相邻U型槽之间的距离依次减小,U型槽长度依次增大;制造方法包括:制造器件的晶圆片;定义器件的有源区以及器件之间的隔离;在源极和漏极区域淀积金属薄膜,得到器件的源极和漏极;局部刻蚀异质结层制备立体多槽栅结构,并在其上方沉积金属薄膜制得栅极;相比常规型槽栅结构,立体多槽栅结构使得栅极下方的电子浓度逐渐变化形成梯度分布,以此优化栅极区域电场分布,从而提高器件的反向耐压和在高电场下的可靠性。
-
公开(公告)号:CN105118830B
公开(公告)日:2018-08-14
申请号:CN201510483325.4
申请日:2015-08-03
Applicant: 电子科技大学
IPC: H01L27/06 , H01L29/778 , H01L29/417 , H01L29/47
Abstract: 本发明属于半导体技术领域,具体的说涉及一种集成SBD的增强型HEMT。本发明中源极为肖特基接触而非一般器件的欧姆接触,且源极分为两部分,一部分由源极金属形成,用以提供较高的电压阻断能力,另一部分由金属形成,用以提供更好的电流输运能力并且减低栅介质之下宽禁带半导体形成反型层所要求的栅极电压,并且提高稳定性,同时降低实现难度,另外当源极电压为正,漏极电压为负时器件构成一个SBD,具有整流能力,当器件在感性负载电路中应用时,在关断瞬间使感性负载中反向电流从集成的SBD通路得到泄放,保护了器件和整个电路安全,提高了器件和电路稳定性。
-
公开(公告)号:CN105428242A
公开(公告)日:2016-03-23
申请号:CN201511026317.3
申请日:2015-12-30
Applicant: 电子科技大学
IPC: H01L21/336 , H01L29/778
CPC classification number: H01L29/66477 , H01L29/66409 , H01L29/778
Abstract: 本发明属于半导体材料技术领域,具体的说是涉及一种调制Ⅲ族氮化物半导体增强型器件阈值电压的方法。本发明的方法,主要步骤为:在Ⅲ族氮化物半导体材料上淀积栅氧化层介质后,进行有机清洗;将清洗后的Ⅲ族氮化物半导体材料置于快速退火炉中进行退火,用以降低栅氧化层和Ⅲ族氮化物半导体材料界面的正电荷。相较于不进行退火处理的器件,Ⅲ族氮化物半导体材料与栅氧化层的界面正电荷浓度显著降低80%,器件的阈值电压从0.8V提高到了7.5V,显著增强了器件的栅对器件的控制;另外器件在开启后栅压再提高4V后的导通电流从220mA/mm提高到了300mA/mm。
-
-
-
-
-
-
-
-
-