-
公开(公告)号：CN104201104A
公开(公告)日：2014-12-10
申请号：CN201410456503.X
申请日：2014-09-09
Applicant: 电子科技大学
IPC: H01L21/335 , H01L21/28
CPC classification number: H01L29/66462 , H01L21/28
Abstract: 本发明属于半导体技术领域，具体涉及到一种氮化镓基增强型器件的制造方法。本发明主要采用两步刻蚀法，第一步为快速刻蚀，使用氯气或氯化硼刻蚀异质结势垒层总厚度的三分之一至三分之二；第二步为慢速刻蚀，采用氧气等离子体反应技术，使用氧气等离子体氧化剩余的异质结势垒层，将异质结势垒层表面氧化；然后采用湿法刻蚀技术，将异质结势垒层一层一层刻蚀掉，直至异质结势垒层剩余厚度为0.5～2nm。本发明在保证刻蚀效率的同时，有效改善III族氮化物刻蚀后的表面形貌，降低刻蚀后的表面漏电，该方法能够提高氮化镓基凹槽栅增强型器件沟道的二维电子气迁移率，获得高性能氮化镓基增强型器件。本发明尤其适用于氮化镓基增强型器件。
-
公开(公告)号：CN104201110A
公开(公告)日：2014-12-10
申请号：CN201410455273.5
申请日：2014-09-09
Applicant: 电子科技大学
IPC: H01L21/336 , H01L21/02
CPC classification number: H01L21/02057 , H01L21/02096 , H01L29/66439
Abstract: 一种Ⅲ族氮化物半导体材料干法刻蚀后的表面处理方法，属于材料技术领域，涉及材料表面处理工艺和半导体器件制备工艺。本发明提出一种Ⅲ族氮化物半导体材料干法刻蚀后的表面处理方法，将干法刻蚀后的Ⅲ族氮化物半导体材料浸没在浓度为1％～35％、温度为20℃～85℃的氨水溶液中1～15分钟，可显著改善Ⅲ族氮化物半导体材料干法刻蚀区域的表面形貌，同时可显著降低Ⅲ族氮化物半导体材料干法刻蚀区域的表面漏电。与氨水处理前Ⅲ族氮化物半导体材料干法刻蚀区域的表面相比，经过氨水处理后，表面的最大高度差、平均最大高度、平均粗糙度和均方根粗超度均大大降低，表面变平整，表面漏电显著下降。这大大提高了器件的可靠性。
-
公开(公告)号：CN104282548A
公开(公告)日：2015-01-14
申请号：CN201410462681.3
申请日：2014-09-12
Applicant: 电子科技大学
IPC: H01L21/3065 , H01L21/308
CPC classification number: H01L21/3065 , H01L21/308
Abstract: 一种III-V族化合物半导体材料的刻蚀方法，属于半导体工艺技术领域。本发明采用低温氧气等离子体氧化的干法氧化工艺结合湿法腐蚀氧化层的工艺对III-V族化合物半导体材料进行刻蚀，可以精确控制刻蚀深度(刻蚀精度可达量级)。本发明刻具有低表面损伤，表面形貌良好，刻蚀栅槽可以提高线条精度，减小加工线宽。晶圆表面在低温下进行氧气等离子体处理，可有效避免高温氧化可能带来的异质结弛豫而引起的电流降低。本发明可以广泛应用于III-V族化合物半导体浅槽或细线条刻蚀，如氮化镓基器件欧姆接触凹槽或增强型器件凹槽栅的刻蚀。
-
公开(公告)号：CN103872145A
公开(公告)日：2014-06-18
申请号：CN201410083056.8
申请日：2014-03-07
Applicant: 电子科技大学
IPC: H01L29/861 , H01L29/06
CPC classification number: H01L29/861 , H01L29/0684 , H01L29/41
Abstract: 本发明涉及半导体器件技术领域，涉及GaN异质结功率二极管。本发明中阳极的肖特基金属淀积在凹槽中而不是直接淀积在异质结表面，并且在凹槽的右下方靠近阴极一侧淀积电介质在阳极形成结终端结构，并通过刻蚀势垒层降低肖特基金属下方沟道中的二维电子气（2DEG）的浓度实现器件具有极低的正向开启电压。本发明的有益效果为，具有低开启电压、低导通电阻、高导通电流、高反向耐压和低功耗等优点，同时其制造工艺与传统GaN异质结HEMT器件兼容，可以实现与传统GaN异质结HEMT器件的单片集成。本发明尤其适用于GaN异质结功率二极管。
-
-
-
Search Results
4
records
(took 0.019 seconds)
