公开(公告)号：CN102738240B

公开(公告)日：2015-05-27

申请号：CN201210179867.9

申请日：2012-06-04

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  周坤 ,  姚国亮 ,  蒋永恒 ,  王沛 ,  王琦 ,  罗尹春 ,  蔡金勇 ,  范叶 ,  范远航 ,  王骁玮

IPC: H01L29/78 ,  H01L29/423

Abstract: 一种双栅功率MOSFET器件，属于半导体功率器件技术领域。本发明在普通双栅LDMOS器件的基础上，通过将与漏极金属相连的漏极接触区向有源层下方延伸，形成纵向漏极接触区（12a），并在有源层和衬底之间引入一层与纵向漏极接触区（12a）下端相连的重掺杂埋层—即横向漏极接触区（12b），缩短了电流导通路径，同时采用双栅结构形成双电流通道，提高电流流通面积，大大降低导通电阻和功耗；对于相同的器件横向尺寸，器件耐压仅略微下降。

公开(公告)号：CN102148251B

公开(公告)日：2013-01-30

申请号：CN201110003586.3

申请日：2011-01-10

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  姚国亮 ,  雷天飞 ,  王元刚 ,  张波 ,  李肇基

IPC: H01L29/78 ,  H01L29/423 ,  H01L27/085

CPC classification number: H01L29/7824 ,  H01L27/0922 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/7825 ,  H01L29/7831

Abstract: 本发明提供一种SOI横向MOSFET器件和集成电路，所述器件中，有源层(3)包括分别位于有源层(3)的表面并且相互分离的体区(9)和漏区(12)、以及位于体区(9)的表面并且从靠近漏区(12)的一侧起按顺序设置的平面栅沟道区(14')、源区(11a)、体接触区(10)和源区(11b)；位于体区(9)和漏区(12)之间的有源层(3)为漂移区，漂移区和体区(9)的导电类型相反；有源层(3)在其表面以下设置有半导体埋层(4)，半导体埋层(4)和体区(9)的导电类型相同；所述器件具有槽栅结构(8)和平面栅结构(8')，槽栅结构(8)与体区(9)接触，并且从有源层(3)的表面纵向延伸至介质埋层(2)，平面栅结构(8')形成于体区(9)的上方。本发明的器件耐压高、比导通电阻低、功耗低、成本低、易小型化而且便于集成。

公开(公告)号：CN102142378A

公开(公告)日：2011-08-03

申请号：CN201110051878.4

申请日：2011-03-04

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  王元刚 ,  姚国亮 ,  雷天飞 ,  葛瑞 ,  陈曦

IPC: H01L21/336 ,  H01L21/331

Abstract: 本发明公开了一种新型具有延伸沟槽的超结半导体器件的制造方法，通过多次外延多次注入、刻蚀延伸沟槽、填充绝缘介质以及平坦化，之后形成有源层和电极等关键工艺步骤，实现了一种新型超结结构和超结半导体器件的工艺制造。相对于现有技术，本发明具有以下优点：第一，可以形成窄且高浓度P柱区或N柱区，有利于降低导通电阻；第二，可以确保槽栅底部与体区下界面平齐或略低于体区下界面，从而提高器件耐压，并降低栅-源和栅-漏电容；第三、不需要复杂的掩模，避免了小角度注入工艺对沟道区的影响；第四、避免了延伸槽填充及平坦化、槽栅制作及平坦化对已形成的体区、体接触区以及源区产生的不利影响。

公开(公告)号：CN102110716A

公开(公告)日：2011-06-29

申请号：CN201010610944.2

申请日：2010-12-29

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  姚国亮 ,  雷天飞 ,  王元刚 ,  张波

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/51

CPC classification number: H01L29/7813 ,  H01L21/26586 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/0886 ,  H01L29/66734 ,  H01L29/7397

Abstract: 本发明涉及一种半导体器件，该器件包括半导体衬底，所述半导体衬底上是半导体漂移区，所述半导体漂移区包括第一导电类型的半导体区和第二导电类型的半导体区，所述第一导电类型的半导体区和所述第二导电类型的半导体区形成超结结构。所述半导体衬底上是高K介质，所述高K介质与所述第二导电类型的半导体区相邻。所述半导体漂移区上是有源区。所述高K介质上是槽栅结构，所述槽栅结构与所述有源区相邻。其中，所述第二导电类型的半导体区通过小倾角离子注入形成，因此宽度窄且浓度高。

公开(公告)号：CN102184939B

公开(公告)日：2012-08-29

申请号：CN201110075604.9

申请日：2011-03-28

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  姚国亮 ,  王元刚 ,  雷天飞 ,  陈曦 ,  葛瑞 ,  张波 ,  李肇基

IPC: H01L29/06 ,  H01L29/78

Abstract: 一种具有高K介质槽的半导体功率器件，属于功率半导体器件技术领域。器件包括半导体衬底、半导体衬底上的半导体漂移区、半导体漂移区上的有源区和槽栅结构；所述半导体漂移区包括导电类型相同的第一、第二半导体区，所述第二半导体区的掺杂浓度高于第一半导体区，且所述第二半导体区的宽度小于所述第一半导体区的宽度；在所述槽栅结构正下方具有一个高K介质槽，高K介质材料两端分别与槽栅结构的导电材料和半导体衬底相接触，两侧与第二半导体区接触，且由第一半导体区和第二半导体区构成的漂移区在高K介质槽4两侧对称分布。本发明具有耐压高、导通电阻小、功耗低、工艺容差大，并且制造工艺简单、成本低等优点，适合做低功耗的功率半导体器件。

公开(公告)号：CN102148163B

公开(公告)日：2012-08-15

申请号：CN201110051879.9

申请日：2011-03-04

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  姚国亮 ,  王元刚 ,  雷天飞 ,  葛瑞 ,  陈曦

IPC: H01L21/336 ,  H01L21/266 ,  H01L21/331

Abstract: 本发明公开了一种超结结构和超结半导体器件的制造方法，通过刻蚀沟槽、小倾角离子注入、填充绝缘介质以及平坦化，之后形成有源层和电极等工艺关键步骤形成新型半导体超结及超结器件。相对于现有技术，本发明具有以下优点：第一，避免采用多次外延、多次注入的方式形成超结；第二、可以确保槽栅底部与体区下界面平齐或略低，从而提高器件耐压，并降低栅-源和栅-漏电容；第三，由于沟槽的深度降低，小角度注入的工艺难度降低，工艺容差增加，且拓展沟槽内介质的填充和平坦化更容易；第四、不需要复杂的掩模，避免了小角度注入对沟道区的影响；第五、避免拓展槽填充及平坦化、槽栅制作以及平坦化对已形成的体区、体接触区以及源区产生不利影响。

公开(公告)号：CN102142378B

公开(公告)日：2012-07-11

申请号：CN201110051878.4

申请日：2011-03-04

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  王元刚 ,  姚国亮 ,  雷天飞 ,  葛瑞 ,  陈曦

IPC: H01L21/336 ,  H01L21/331

Abstract: 本发明公开了一种新型具有延伸沟槽的超结半导体器件的制造方法，通过多次外延多次注入、刻蚀延伸沟槽、填充绝缘介质以及平坦化，之后形成有源层和电极等关键工艺步骤，实现了一种新型超结结构和超结半导体器件的工艺制造。相对于现有技术，本发明具有以下优点：第一，可以形成窄且高浓度P柱区或N柱区，有利于降低导通电阻；第二，可以确保槽栅底部与体区下界面平齐或略低于体区下界面，从而提高器件耐压，并降低栅-源和栅-漏电容；第三、不需要复杂的掩模，避免了小角度注入工艺对沟道区的影响；第四、避免了延伸槽填充及平坦化、槽栅制作及平坦化对已形成的体区、体接触区以及源区产生的不利影响。

公开(公告)号：CN102184941A

公开(公告)日：2011-09-14

申请号：CN201110097449.0

申请日：2011-04-19

Applicant: 电子科技大学

Inventor： 张波 ,  胡夏融 ,  罗小蓉 ,  李泽宏 ,  邓小川 ,  雷天飞 ,  姚国亮 ,  王元刚

IPC: H01L29/06 ,  H01L29/78

Abstract: 本发明公开了一种槽型功率MOSFET器件，涉及半导体功率器件和射频功率器件技术领域。通过N+槽区纵向穿过衬底直到器件底部，将表面N+源区、源极金属场板和底部N+源接触区连通形成等势体，源极从器件底部引出。这不仅消除了源极的外延线电感，降低源极串联电阻，而且提供良好的导热通道利于器件的双面冷却。同时，延伸的源金属场板覆盖于轻掺杂漏区（LDD）之上，降低栅极末端的高电场峰值，并辅助轻掺杂漏区（LDD）耗尽降低栅漏电容。轻掺杂漏区、源金属场板及下方P-衬底的电荷平衡作用，使轻掺杂漏区的载流子浓度提高，器件导通电阻降至最低。本发明在保证低的比导通电阻的前提下降低了栅电荷，从而使得器件具有更低的功耗，具有良好的散热特性。

公开(公告)号：CN102148251A

公开(公告)日：2011-08-10

申请号：CN201110003586.3

申请日：2011-01-10

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  姚国亮 ,  雷天飞 ,  王元刚 ,  张波 ,  李肇基

IPC: H01L29/78 ,  H01L29/423 ,  H01L27/085

CPC classification number: H01L29/7824 ,  H01L27/0922 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/7825 ,  H01L29/7831

Abstract: 本发明提供一种SOI横向MOSFET器件和集成电路，所述器件中，有源层(3)包括分别位于有源层(3)的表面并且相互分离的体区(9)和漏区(12)、以及位于体区(9)的表面并且从靠近漏区(12)的一侧起按顺序设置的平面栅沟道区(14')、源区(11a)、体接触区(10)和源区(11b)；位于体区(9)和漏区(12)之间的有源层(3)为漂移区，漂移区和体区(9)的导电类型相反；有源层(3)在其表面以下设置有半导体埋层(4)，半导体埋层(4)和体区(9)的导电类型相同；所述器件具有槽栅结构(8)和平面栅结构(8')，槽栅结构(8)与体区(9)接触，并且从有源层(3)的表面纵向延伸至介质埋层(2)，平面栅结构(8')形成于体区(9)的上方。本发明的器件耐压高、比导通电阻低、功耗低、成本低、易小型化而且便于集成。

公开(公告)号：CN117219654A

公开(公告)日：2023-12-12

申请号：CN202311468067.3

申请日：2023-11-07

Applicant: 杭州士兰微电子股份有限公司 ,  电子科技大学

Inventor： 姚国亮 ,  乔明

IPC: H01L29/06 ,  H01L27/088 ,  H01L21/8234

Abstract: 本申请公开了一种高压栅极驱动电路及其制备方法，高压栅极驱动电路包括：第一掺杂类型的衬底；第二掺杂类型的第一埋层，位于所述衬底上；第一掺杂类型的外延层，位于所述衬底和所述第一埋层上，所述外延层包括高侧驱动电路区域、低侧驱动电路区域以及电平位移电路区域，所述电平位移电路区域至少包括高压LDMOS器件；以及高压隔离岛和隔离结构，所述高侧驱动电路区域与所述低侧驱动电路区域经由所述高压隔离岛隔离，所述电平位移电路区域与所述高侧驱动电路区域经由所述隔离结构隔离。本申请的高压栅极驱动电路在具备较高的击穿电压和隔离电压的同时，也减少了高压跨线等可靠性风险，工艺上只需要较少的光刻层数和较为简单的工序，降低了生产成本。