公开(公告)号：CN115985938A

公开(公告)日：2023-04-18

申请号：CN202211736214.6

申请日：2022-12-30

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 章文通 ,  刘雨婷 ,  吴凌颖 ,  郭新凯 ,  孙燕 ,  乔明 ,  李肇基 ,  张波

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/78 ,  H01L29/861 ,  H01L29/739 ,  H01L21/331 ,  H01L21/329 ,  H01L21/265

Abstract: 本发明提供一种重离子注入型集成超结器件及制造方法，包括：第一导电类型半导体衬底、第二导电类型漂移区、第一导电类型阱区、第一导电类型埋层和第二导电类型埋层，位于器件表面的多晶硅栅电极，第一介质氧化层、第二介质氧化层，亚微米超结位于第一导电类型埋层和第二导电类型埋层之间，在埋层注入后采用重离子注入并透过场氧化层形成；本发明基于重离子与轻离子的扩散系数不同，通过在漂移区内引入重离子注入的亚微米超结，能够在器件内部提供低阻通路，降低开态时的比导通电阻，且不受高温推结工艺的影响；此外通过优化热预算，能够形成扩散保护环，降低器件表面电场。

公开(公告)号：CN117116931A

公开(公告)日：2023-11-24

申请号：CN202310936236.5

申请日：2023-07-27

Applicant: 电子科技大学

Inventor： 章文通 ,  赵泉钰 ,  吴凌颖 ,  刘腾 ,  乔明 ,  李肇基 ,  张波

IPC: H01L27/02

Abstract: 本发明提供一种基于高压互连的并联集成高压功率器件，包括第一导电类型衬底，第一导电类型阱区；第二导电类型漂移区，第二导电类型阱区，源漏接触区；金属场板，高压互连金属条，第一层互连金属，第二层互连金属；多晶场板；栅氧化层，隔离氧化层，槽介质氧化层，层间介质层；本发明采用一系列金属场板，且槽介质和多晶硅电极构成的纵向场板能够对漂移区进行耗尽，提升器件的耐压，同时通过兼容工艺形成了隔离槽结构对器件进行高低压隔离。最后通过并联的跑道型结构实现了能够避免高压互连线影响的一种高压功率管。本发明在提升器件耐压的同时，能够避免高压互连线对器件的影响，也有利于缩小芯片的面积，避免不必要的器件版图面积浪费。

公开(公告)号：CN115050808A

公开(公告)日：2022-09-13

申请号：CN202210600368.6

申请日：2022-08-10

Applicant: 电子科技大学

Inventor： 张波 ,  吴凌颖 ,  刘雨婷 ,  章文通 ,  李肇基

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种具有多维耦合分压机制的匀场低阻器件及其制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型半导体接触区，第二导电类型漂移区、第二导电类型阱区、第二导电类型半导体接触区，第一介质氧化层、第二介质氧化层、第三介质氧化层、第四介质氧化层，浮空场板多晶硅电极、控制栅多晶硅电极，第一层金属条、第二层金属条；第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，第一层金属条、第二层金属条和第四介质氧化层构成表面固定介质电容，本发明用表面介质固定电容耦合分压方式代替了体内半导体可变电容耦合分压方式，解决了器件耗尽不连续，分压不均匀的问题，使器件具有更高的击穿电压。

公开(公告)号：CN115377198A

公开(公告)日：2022-11-22

申请号：CN202211072232.9

申请日：2022-09-02

Applicant: 电子科技大学

Inventor： 章文通 ,  田丰润 ,  吴凌颖

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/78

Abstract: 本发明提供一种VDMOS器件终端结构。终端区中，第一介质氧化层和多晶硅电极构成纵向浮空场板，同一列的纵向浮空场板表面由金属条相连等势，所述纵向浮空场板分布在终端区整个第二导电类型漂移区中。本发明中纵向浮空场板，一方面辅助耗尽终端漂移区，拓展了耗尽区宽度；另一方面，靠近曲率结处的纵向浮空场板，使得曲率结漂移区一侧的杂质重构，减小了主结的曲率效应，削弱了电场峰值，避免提前击穿，提高了器件耐压。

公开(公告)号：CN115084230A

公开(公告)日：2022-09-20

申请号：CN202210761867.3

申请日：2022-06-30

Applicant: 电子科技大学

Inventor： 章文通 ,  刘雨婷 ,  吴凌颖

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种基于体内曲率扩展的LDMOS结构及制造方法，包括：第一导电类型半导体衬底、第二导电类型漂移区、第一导电类型阱区、通过刻槽后离子注入并高温推结形成的第一导电类型埋层和第二导电类型埋层、位于器件表面的多晶硅栅电极，第一介质氧化层、第二介质氧化层、第三介质氧化层，第一导电类型埋层和第二导电类型埋层位于衬底内，所刻槽采用介质填充；本发明通过在衬底内引入第一导电类型埋层与第二导电类型埋层，在器件体内形成更大曲率，优化了器件体内电场分布，能够实现缩短漂移区距离，解决器件的横向耐压问题。