公开(公告)号：CN102593154B

公开(公告)日：2014-06-04

申请号：CN201210049388.5

申请日：2012-02-29

Applicant: 电子科技大学 ,  东莞电子科技大学电子信息工程研究院

Inventor： 李泽宏 ,  赵起越 ,  余士江 ,  张金平 ,  任敏 ,  张波

IPC: H01L29/06 ,  H01L29/861

Abstract: 一种具有P型埋层结构的槽栅二极管，属于半导体器件技术领域。包括N+衬底、背面的金属化阴极和正面的N-漂移区；N-漂移区顶部两侧之外是槽型栅电极和栅氧化层；N-漂移区顶部两侧分别具有一个N型重掺杂区，两N型重掺杂区之间具有一个P型重掺杂区；P型重掺杂区正下方具有两个以上相互间隔、均匀分布的条形P型埋层区；P型埋层区和P型重掺杂区之间具有若干间隔分布的P型柱区。P型埋层区、N型重掺杂区、栅氧层三者之间形成载流子积累区A，相邻两个P型埋层区之间的区域形成电子通路B。本发明通过引入一个P型埋层区，使得器件在不影响反向击穿电压和反向泄露电流的情况下，具有更小的导通压降、更短的反向恢复时间和极低的反向恢复峰值电流。

公开(公告)号：CN102544114B

公开(公告)日：2014-01-15

申请号：CN201210049361.6

申请日：2012-02-29

Applicant: 电子科技大学 ,  东莞电子科技大学电子信息工程研究院

Inventor： 李泽宏 ,  赵起越 ,  余士江 ,  张金平 ,  任敏 ,  张波

IPC: H01L29/861 ,  H01L29/40

Abstract: 一种积累型槽栅二极管，属于半导体器件技术领域。包括N+衬底，N+衬底背面的金属化阴极，N+衬底正面的N-漂移区；N-漂移区顶部两侧之外是槽型栅电极和二氧化硅栅氧化层；N-漂移区顶部两侧分别具有两个N型重掺杂区，两个N型重掺杂区之间具有一个P型重掺杂区；在P型重掺杂区正下方具有P型埋层区；在P型埋层区和P型重掺杂区之间具有若干间隔分布的P型柱区。P型埋层区、N型重掺杂区、二氧化硅栅氧层三者之间形成载流子积累区A。本发明通过引入一个P型埋层区，使得器件在不影响反向击穿电压和反向泄露电流的情况下，具有更小的导通压降、更短的反向恢复时间和极低的反向恢复峰值电流。

公开(公告)号：CN102184963A

公开(公告)日：2011-09-14

申请号：CN201110121579.3

申请日：2011-05-12

Applicant: 电子科技大学

Inventor： 李泽宏 ,  姜贯军 ,  李婷 ,  余士江 ,  张仁辉 ,  任敏 ,  张金平 ,  张波

IPC: H01L29/78 ,  H01L29/06

Abstract: 一种具有横向复合缓冲层结构的LDMOS器件，属于功率半导体器件技术领域。本发明在现有的LDMOS器件漂移区内的导电通道区域引入横向复合缓冲层结构。该横向复合缓冲层结构由横向间隔排列的N型掺杂柱区和P型掺杂柱区构成，且N型掺杂柱区和P型掺杂柱区平行于整个器件的源、漏极之间的电流方向。本发明采用横向复合缓冲层结构，使得器件耐压性能得到提高、比导通电阻得到降低；器件制备时，采用多次高能离子注入和推结分别形成N型掺杂柱区和P型掺杂柱区。由于复合缓冲层为横向结构，可以得到工艺一致性更好的N型掺杂柱区和P型掺杂柱区，不会造成纵向复合缓冲层结构中多层掺杂埋层之间的导电层浓度下降的问题，从而得到性能更加优异的LDMOS器件。

公开(公告)号：CN102097479A

公开(公告)日：2011-06-15

申请号：CN201010594452.9

申请日：2010-12-19

Applicant: 电子科技大学

Inventor： 李泽宏 ,  姜贯军 ,  余士江 ,  李婷 ,  谢加雄 ,  任敏 ,  李吉 ,  肖璇 ,  张波

IPC: H01L29/78 ,  H01L21/265 ,  H01L21/336

Abstract: 一种低压埋沟VDMOS器件，属于半导体器件技术领域。本发明利用掩埋层沟道结构大大降低了沟道电阻，并且金属氧化物半导体结构的栅氧化层非常薄，利用金属氧化物半导体结构表面电场效应，栅源极间加正向电压时形成积累层而加反向电压时形成耗尽层，在很小的正向栅电压下栅氧化层的下半导体表面发生电子或者空穴积累，从而获得极低的导通电阻和良好的开关特性。该结构器件可广泛应用于便携式电源和CPU电源系统。

公开(公告)号：CN102097478A

公开(公告)日：2011-06-15

申请号：CN201010594451.4

申请日：2010-12-19

Applicant: 电子科技大学

Inventor： 李泽宏 ,  余士江 ,  姜贯军 ,  谢加雄 ,  李婷 ,  任敏 ,  张超 ,  刘小龙 ,  张波

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/265

Abstract: 一种极低导通电阻浅槽埋沟VDMOS器件，属于半导体器件技术领域。本发明利用掩埋层沟道结构大大降低了沟道电阻，并利用金属氧化物半导体结构表面电场效应，正向电压时形成积累层而反向电压时形成耗尽层。金属氧化物半导体结构的栅氧化层非常薄，在很小的正向栅电压下栅氧化层的下半导体表面发生电子或者空穴积累，从而获得极低的导通电阻。采用浅槽结构金属源极，使得工艺版次减少。该结构器件可广泛应用于便携式电源和CPU电源系统。

公开(公告)号：CN102593154A

公开(公告)日：2012-07-18

申请号：CN201210049388.5

申请日：2012-02-29

Applicant: 电子科技大学

Inventor： 李泽宏 ,  赵起越 ,  余士江 ,  张金平 ,  任敏 ,  张波

IPC: H01L29/06 ,  H01L29/861

Abstract: 一种具有P型埋层结构的槽栅二极管，属于半导体器件技术领域。包括N+衬底、背面的金属化阴极和正面的N-漂移区；N-漂移区顶部两侧之外是槽型栅电极和栅氧化层；N-漂移区顶部两侧分别具有一个N型重掺杂区，两N型重掺杂区之间具有一个P型重掺杂区；P型重掺杂区正下方具有两个以上相互间隔、均匀分布的条形P型埋层区；P型埋层区和P型重掺杂区之间具有若干间隔分布的P型柱区。P型埋层区、N型重掺杂区、栅氧层三者之间形成载流子积累区A，相邻两个P型埋层区之间的区域形成电子通路B。本发明通过引入一个P型埋层区，使得器件在不影响反向击穿电压和反向泄露电流的情况下，具有更小的导通压降、更短的反向恢复时间和极低的反向恢复峰值电流。

公开(公告)号：CN101976687B

公开(公告)日：2012-04-25

申请号：CN201010515063.2

申请日：2010-10-21

Applicant: 电子科技大学

Inventor： 李泽宏 ,  姜贯军 ,  余士江 ,  邓光平 ,  李婷 ,  谢加雄 ,  张超 ,  任敏 ,  刘小龙 ,  张波

IPC: H01L29/861 ,  H01L29/06

Abstract: 一种低功耗快恢复金属氧化物半导体二极管，属于半导体器件技术领域。本发明提供的低功耗快恢复金属氧化物半导体二极管具有一个结型场效应管区(4)和一个电子积累层结构(12)；所述结型场效应管区(4)由两个深P体区(5)和之间的N-外延层(3)构成；所述电子积累层结构(12)由两个N型重掺杂区(7)、N-外延层(3)和N-外延层(3)表面的栅氧化层(8)以及栅电极(9)构成。本发明利用金属氧化物半导体结构表面电场效应，正向电压时形成多子积累层而反向电压时形成多子耗尽层，可获得非常低的导通压降，同时可承受很高的反向击穿电压并且泄漏电流非常小，更好地实现了正向导通压降与反向恢复时间之间的折衷。

公开(公告)号：CN102054786A

公开(公告)日：2011-05-11

申请号：CN201010531896.8

申请日：2010-11-04

Applicant: 电子科技大学

Inventor： 李泽宏 ,  姜贯军 ,  余士江 ,  谢加雄 ,  张帅 ,  胡涛 ,  李婷 ,  张超 ,  任敏 ,  肖璇 ,  张波

IPC: H01L21/8249

Abstract: 一种非外延高压BCD器件的制备方法，属于半导体技术领域中的半导体制造技术。本发明提供一种在同一硅片上集成高压DMOS、高压采样器件SensorFET、低压BJT、低压CMOS、低压DMOS、MOS电容和阱电容、阱电阻以及多晶电阻等器件的工艺方法。本发明采用非外延BCD工艺，使用高能离子注入形成倒置阱来制作各种高压和低压器件，只有三个高温热过程，具有工艺步骤少、光刻版数目少和高温热过程少等优点，能很好应用于高压功率集成电路和电源管理集成电路等的制作，相对于以往常规外延工艺，在提高了器件及集成电路性能的同时，很好地节约了制造成本。

公开(公告)号：CN102194864B

公开(公告)日：2012-11-07

申请号：CN201110118632.4

申请日：2011-05-09

Applicant: 电子科技大学

Inventor： 李泽宏 ,  张超 ,  刘小龙 ,  李婷 ,  姜贯军 ,  余士江

IPC: H01L29/739 ,  H01L29/41 ,  H01L29/06

Abstract: 一种具有体电极的沟槽栅型绝缘栅双极型晶体管，属于半导体功率器件技术领域。本发明在传统沟槽栅型绝缘栅双极型晶体管中引入沟槽型多晶硅体电极，通过优化体电极上的电压，可以改善传统沟槽栅型绝缘栅双极型晶体管电场在沟槽栅下集中的缺点，有效的降低了沟槽栅底部的峰值电场，提高了器件的击穿电压；并且，在器件正向导通时，体电极上的电压可以在体电极厚氧化层外侧形成多子积累层，降低导通电阻，从而降低正向导通时的通态损耗。

公开(公告)号：CN102054785A

公开(公告)日：2011-05-11

申请号：CN201010531541.9

申请日：2010-11-04

Applicant: 电子科技大学

Inventor： 李泽宏 ,  谢加雄 ,  余士江 ,  姜贯军 ,  张帅 ,  钱振华 ,  李婷 ,  张超 ,  任敏 ,  肖璇 ,  张波

IPC: H01L21/8249

Abstract: 一种高压BCD半导体器件的制造方法，属于半导体功率器件技术领域中的制造技术。包括工艺步骤如下：制备衬底；制备DNW；制备场氧；制备N阱、P阱；制备栅及场板；制备NSD；制备PSD；退火；NSD/PSD推结；制备欧姆孔；形成金属层；制备钝化层；制备PAD。通过本发明可以在同一芯片上制件高压JFET、高压nLDMOS、中压nLDMOS、低压LDMOS、低压CMOS、NPN晶体三极管、N阱和P阱电阻、N型电容等器件。设计者可以根据需要灵活选择。本发明还具有版次少，高温过程少，成本低，高压与低压器件兼容性好，普适性和不同IC生产线可移植性好等优点。