公开(公告)号：CN106233451A

公开(公告)日：2016-12-14

申请号：CN201580006538.6

申请日：2015-01-30

Applicant: 瓦里安半导体设备公司 ,  安堤格里斯公司

Inventor： 岱尔·K·史东 ,  理查尔·库肯 ,  林奕宽 ,  朱利安·G·布雷克 ,  留德米拉·史东

IPC: H01L21/687 ,  H01L21/205

Abstract: 在一个实施例中，一种制造静电夹的方法包含：形成绝缘体主体；在所述绝缘体主体上形成电极；以及在所述电极上沉积层堆叠，所述层堆叠包括使用原子层沉积(ALD)而沉积的氧化铝层。

公开(公告)号：CN106233451B

公开(公告)日：2020-06-30

申请号：CN201580006538.6

申请日：2015-01-30

Applicant: 瓦里安半导体设备公司 ,  安堤格里斯公司

Inventor： 岱尔·K·史东 ,  理查尔·库肯 ,  林奕宽 ,  朱利安·G·布雷克 ,  留德米拉·史东

IPC: H01L21/687 ,  H01L21/205

Abstract: 本发明提供一种制造静电夹的方法、一种静电夹及一种静电夹系统。在一个实施例中，一种制造静电夹的方法包含：形成绝缘体主体；在所述绝缘体主体上形成电极；以及在所述电极上沉积层堆叠，所述层堆叠包括使用原子层沉积(ALD)而沉积的氧化铝层。抗扩散层堆叠设置在静电夹的电极与将由静电夹固持的衬底之间。可在操作期间抑制金属从静电夹滤出，避免污染衬底。