-
公开(公告)号：CN118741131A
公开(公告)日：2024-10-01
申请号：CN202410292448.9
申请日：2024-03-14
Applicant: 瑞萨电子株式会社
IPC: H04N19/176 , H04N19/423 , H04N19/86 , H04N19/91
Abstract: 本公开涉及一种视频数据处理装置和视频数据处理方法，其中视频数据处理装置包括：至少一个第一功能模块，其执行针对每个第一处理单元数据而预设的第一处理；至少一个第二功能模块，其执行针对小于第一处理单元数据的每个第二处理单元数据而预设的第二处理；以及控制单元，其通过控制第一功能模块和第二功能模块进行操作的定时来控制针对第一处理单元数据的流水线处理的执行顺序。控制单元控制后续级，使得第一功能模块和第二模块根据前级的结束响应于相应处理的完成而开始。
-
公开(公告)号：CN105379284B
公开(公告)日：2020-02-21
申请号：CN201380078187.0
申请日：2013-07-22
Applicant: 瑞萨电子株式会社
Abstract: 动态图像编码装置(1)执行与应该进行编码的动态图像信号(VS)相关的语法元素的动态图像编码处理来形成编码比特流(CVBS)。在动态图像编码处理之前执行对动态图像信号(VS)追加填充处理数据(PD)的填充处理，被追加了填充处理数据的追加动态图像信号的横和纵的尺寸被设定为动态图像编码处理的编码块尺寸的整数倍。判定语法元素的编码块属于动态图像信号(VS)和填充处理数据(PD)中的哪一个。在编码块属于前者的情况下，形成具有大的码量的编码比特流。在编码块属于后者的情况下，形成具有小的码量的编码比特流。能够减轻在填充处理时编码比特流的码量的增加。
-
公开(公告)号：CN107402892A
公开(公告)日：2017-11-28
申请号：CN201710343722.0
申请日：2017-05-16
Applicant: 瑞萨电子株式会社
IPC: G06F12/14
CPC classification number: G06F3/0637 , G06F3/0619 , G06F3/0632 , G06F3/0673 , G06F9/468 , G06F12/1433 , G06F12/1441 , G06F21/79
Abstract: 在现有技术的半导体器件中存以下问题：不能针对在主算术单元中执行的程序使用的子算术单元对共享存储器的访问执行存储器保护。根据一个实施例，半导体器件包括：子算术单元，被配置为执行主算术单元执行的程序的一部分的处理，以及由主算术单元和子算术单元共享的共享存储器，其中所述子算术单元包括：存储器保护单元，被配置为基于从所述主算术单元提供的访问允许范围地址值来允许或禁止对所述共享存储器的访问，对所述共享存储器的访问是由子算术单元执行的处理产生的访问。
-
公开(公告)号：CN104284197B
公开(公告)日：2018-11-23
申请号：CN201410320754.5
申请日：2014-07-07
Applicant: 瑞萨电子株式会社
IPC: H04N19/61 , H04N19/513
CPC classification number: H04N19/521 , H04N19/105 , H04N19/167 , H04N19/174 , H04N19/436 , H04N19/51 , H04N19/55 , H04N19/86
Abstract: 为了减少在视频编码方法中引入的瓦片边界处生成的噪声等。在运动矢量检测单元中，一个图片中包括的第一瓦片视频信号和第二瓦片视频信号被供给第一检测单元和第二检测单元，并且参考图像从帧存储器供给第一检测单元和第二检测单元。第一检测单元通过帧间预测来执行包括对第一瓦片中的许多视频信号当中的、位于第一瓦片与另一瓦片之间的瓦片边界上或附近的视频信号的处理。在此处理中，第一检测单元生成运动矢量以便优选参考从帧存储器读出的参考图像当中的、不同于第一瓦片的另一瓦片中包括的参考图像。
-
公开(公告)号：CN104253992B
公开(公告)日：2018-10-26
申请号：CN201410302932.1
申请日：2014-06-27
Applicant: 瑞萨电子株式会社
IPC: H04N19/105 , H04N19/136 , H04N19/174 , H04N19/61 , H04N19/80
Abstract: 本发明各实施例提供了一种图像解码装置。对于具有未并行化的单核或者单线程硬件的基于H.265/HEVC的解码装置，该解码装置执行对多个分片的解码和在分片边界周围的过滤，公开的发明旨在于减少访问在帧存储器中存储的分片之间的边界周围的解码的数据以用于对这样的数据进行过滤的频率或者减少保持分片之间的边界周围的解码的数据的缓冲器的电路尺寸。这里公开的图像解码装置与分片的大小和位置关系相独立地跨屏幕按照光栅扫描顺序执行解码和过滤。在分片边界处，解码前进至同一行上的右相邻分片而不是对同一分片中的向下一行上的编码块解码，并且也使用按行相邻编码块的解码的数据来执行过滤。
-
Patent Agency Ranking
公开(公告)号：CN106980465A
公开(公告)日：2017-07-25
申请号：CN201610959313.9
申请日：2016-11-03
Applicant: 瑞萨电子株式会社
CPC classification number: G06F3/0638 , G06F3/0604 , G06F3/0656 , G06F3/0673 , G06F7/544 , G06F2207/544 , H04N19/423 , G06F3/0626 , G06F3/061 , G06F3/0658 , G06F3/0679 , G06F12/04 , G06F13/1673 , H03M7/6005
Abstract: 本发明涉及半导体装置、数据处理系统和半导体装置控制方法。公开了这样一种半导体装置，所述半导体装置能够以增加的适宜度执行压缩和解压缩。所述半导体装置包括计算模块和存储器控制模块。所述计算模块包括计算单元和压缩电路。所述计算单元执行算术处理。所述压缩电路压缩指示所述算术处理的结果的数据。所述存储器控制模块包括访问电路和解压缩电路。所述访问电路将被压缩的数据写入存储器并且从所述存储器读取被写入的数据。所述解压缩部解压缩从所述存储器读取的数据并且将解压缩后的数据输出到所述计算模块。
-
公开(公告)号：CN104253992A
公开(公告)日：2014-12-31
申请号：CN201410302932.1
申请日：2014-06-27
Applicant: 瑞萨电子株式会社
IPC: H04N19/105 , H04N19/136 , H04N19/174 , H04N19/61 , H04N19/80
CPC classification number: H04N19/174 , H04N19/117 , H04N19/152 , H04N19/167 , H04N19/176 , H04N19/33 , H04N19/423 , H04N19/44 , H04N19/467 , H04N19/80
Abstract: 本发明各实施例提供了一种图像解码装置。对于具有未并行化的单核或者单线程硬件的基于H.265/HEVC的解码装置，该解码装置执行对多个分片的解码和在分片边界周围的过滤，公开的发明旨在于减少访问在帧存储器中存储的分片之间的边界周围的解码的数据以用于对这样的数据进行过滤的频率或者减少保持分片之间的边界周围的解码的数据的缓冲器的电路尺寸。这里公开的图像解码装置与分片的大小和位置关系相独立地跨屏幕按照光栅扫描顺序执行解码和过滤。在分片边界处，解码前进至同一行上的右相邻分片而不是对同一分片中的向下一行上的编码块解码，并且也使用按行相邻编码块的解码的数据来执行过滤。
-
公开(公告)号：CN107197276B
公开(公告)日：2023-09-08
申请号：CN201710116777.8
申请日：2017-03-01
Applicant: 瑞萨电子株式会社
IPC: H04N19/152 , H04N19/176
Abstract: 本发明涉及半导体设备、编码控制方法和相机设备。所述半导体设备包括：编码处理单元，其存储基于指定的编码控制信息来编码的输入数据的被编码流；缓冲器管理单元，其根据所生成数据量来计算——指示存储在发送缓冲器中的数据量的发送缓冲器占用量，以及指示存储在作为被编码流的目的地的接收缓冲器中的数据量的接收缓冲器占用量流；以及控制信息指定单元，其在发送缓冲器占用量等于或小于第一阈值时，向编码处理单元基于该接收缓冲器占用量来指定编码控制信息，并且当发送缓冲器占用量大于第一阈值时，指定编码控制信息以与在等于或小于第一阈值的情况下相比进一步减少所生成数据量。
-
公开(公告)号：CN106980465B
公开(公告)日：2021-06-29
申请号：CN201610959313.9
申请日：2016-11-03
Applicant: 瑞萨电子株式会社
Abstract: 本发明涉及半导体装置、数据处理系统和半导体装置控制方法。公开了这样一种半导体装置，所述半导体装置能够以增加的适宜度执行压缩和解压缩。所述半导体装置包括计算模块和存储器控制模块。所述计算模块包括计算单元和压缩电路。所述计算单元执行算术处理。所述压缩电路压缩指示所述算术处理的结果的数据。所述存储器控制模块包括访问电路和解压缩电路。所述访问电路将被压缩的数据写入存储器并且从所述存储器读取被写入的数据。所述解压缩部解压缩从所述存储器读取的数据并且将解压缩后的数据输出到所述计算模块。
-
公开(公告)号：CN111683246A
公开(公告)日：2020-09-18
申请号：CN202010106772.9
申请日：2020-02-20
Applicant: 瑞萨电子株式会社
IPC: H04N19/122 , H04N19/139 , H04N19/159 , H04N19/176 , H04N19/70
Abstract: 本申请涉及解码方法、解码装置和编码方法。解码方法是用于解码比特流的解码方法，其中对于通过对其中多个帧连续的运动图像的每个帧进行分割而获得的每个块，使用参考索引和运动矢量的预测值之间的差，其中在每个帧中定义具有预定数量的块的多个组，并且针对每个组向组中除第一块之外的块的参考索引和差的范围应用限制，并且所述解码方法包括用于确定要解码的块是否为组的第一块的步骤、用于在该块不是第一块的情况下使用参考索引和差进行解码的步骤、以及用于在该块不是第一块的情况下使用限制的参考索引和差进行解码的步骤。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.029 seconds)
