-
公开(公告)号:CN106355543B
公开(公告)日:2021-08-10
申请号:CN201610556581.6
申请日:2016-07-14
Applicant: 瑞萨电子株式会社
Abstract: 本发明提供了一种数据处理系统,包括:多个数据处理装置,该多个数据处理装置基于初始设置数据并行地进行数据处理。数据处理装置各自具有唯一的ID,并且包括存储初始设置数据的多个寄存器和传送电路。传送电路接收数据包,该数据包包括作为初始设置数据的有效负载、共享信息、目的地ID和目的地地址,并且,当共享信息指示有效负载是将被共同地设置到包括其自己的数据处理装置的多个数据处理装置中的初始设置数据时,将有效负载传送至目的地地址所指示的寄存器,而不考虑在目的地ID与其自己的ID之间的不匹配。
-
公开(公告)号:CN107402892A
公开(公告)日:2017-11-28
申请号:CN201710343722.0
申请日:2017-05-16
Applicant: 瑞萨电子株式会社
IPC: G06F12/14
CPC classification number: G06F3/0637 , G06F3/0619 , G06F3/0632 , G06F3/0673 , G06F9/468 , G06F12/1433 , G06F12/1441 , G06F21/79
Abstract: 在现有技术的半导体器件中存以下问题:不能针对在主算术单元中执行的程序使用的子算术单元对共享存储器的访问执行存储器保护。根据一个实施例,半导体器件包括:子算术单元,被配置为执行主算术单元执行的程序的一部分的处理,以及由主算术单元和子算术单元共享的共享存储器,其中所述子算术单元包括:存储器保护单元,被配置为基于从所述主算术单元提供的访问允许范围地址值来允许或禁止对所述共享存储器的访问,对所述共享存储器的访问是由子算术单元执行的处理产生的访问。
-
公开(公告)号:CN105245899A
公开(公告)日:2016-01-13
申请号:CN201510393593.7
申请日:2015-07-07
Applicant: 瑞萨电子株式会社
IPC: H04N19/423 , H04N19/433 , H04N19/176
CPC classification number: H04N19/159 , H04N19/105 , H04N19/12 , H04N19/16 , H04N19/176 , H04N19/433 , H04N19/436 , H04N19/597
Abstract: 本发明涉及图片编码设备、图片解码设备和图片通信系统。在图片编码设备和图片解码设备中,对参考帧存储器的访问被抑制。图片编码设备由用于图片内编码的第一编码器、用于图片间编码的第二编码器和中间缓冲器组成。由第一编码器生成的本地解码图片作为参考图片被存储在中间缓冲器中,并且第二编码器的图片间编码通过参考中间缓冲器中的本地解码图片执行。图片解码设备由用于图片内解码的第一解码器、用于图片间解码的第二解码器和中间缓冲器组成。由第一解码器生成的本地解码图片作为参考图片被存储在中间缓冲器中,并且第二解码器的图片间解码通过参考中间缓冲器中的本地解码图片执行。
-
公开(公告)号:CN107197276B
公开(公告)日:2023-09-08
申请号:CN201710116777.8
申请日:2017-03-01
Applicant: 瑞萨电子株式会社
IPC: H04N19/152 , H04N19/176
Abstract: 本发明涉及半导体设备、编码控制方法和相机设备。所述半导体设备包括:编码处理单元,其存储基于指定的编码控制信息来编码的输入数据的被编码流;缓冲器管理单元,其根据所生成数据量来计算——指示存储在发送缓冲器中的数据量的发送缓冲器占用量,以及指示存储在作为被编码流的目的地的接收缓冲器中的数据量的接收缓冲器占用量流;以及控制信息指定单元,其在发送缓冲器占用量等于或小于第一阈值时,向编码处理单元基于该接收缓冲器占用量来指定编码控制信息,并且当发送缓冲器占用量大于第一阈值时,指定编码控制信息以与在等于或小于第一阈值的情况下相比进一步减少所生成数据量。
-
公开(公告)号:CN106980465B
公开(公告)日:2021-06-29
申请号:CN201610959313.9
申请日:2016-11-03
Applicant: 瑞萨电子株式会社
Abstract: 本发明涉及半导体装置、数据处理系统和半导体装置控制方法。公开了这样一种半导体装置,所述半导体装置能够以增加的适宜度执行压缩和解压缩。所述半导体装置包括计算模块和存储器控制模块。所述计算模块包括计算单元和压缩电路。所述计算单元执行算术处理。所述压缩电路压缩指示所述算术处理的结果的数据。所述存储器控制模块包括访问电路和解压缩电路。所述访问电路将被压缩的数据写入存储器并且从所述存储器读取被写入的数据。所述解压缩部解压缩从所述存储器读取的数据并且将解压缩后的数据输出到所述计算模块。
-
公开(公告)号:CN110658988A
公开(公告)日:2020-01-07
申请号:CN201910548857.X
申请日:2019-06-24
Applicant: 瑞萨电子株式会社
Abstract: 本申请涉及半导体器件、控制系统和半导体器件的控制方法。半导体器件包括第一CPU和第二CPU、用于控制侦听操作的第一SPU和第二SPU、支持功能安全标准的ASIL D的控制器以及存储器。当软件锁定步骤未被执行时,控制器向第一SPU和第二SPU设置允许侦听操作。当软件锁定步骤被执行时,控制器向第一SPU和第二SPU设置禁止侦听操作。第一CPU执行用于软件锁定步骤的第一软件,并将执行结果写入存储器的第一区域。第二CPU执行用于软件锁定步骤的第二软件,并将执行结果写入存储器的第二区域。将写入第一区域的执行结果与写入第二区域的执行结果进行比较。
-
公开(公告)号:CN108665863A
公开(公告)日:2018-10-16
申请号:CN201810127347.0
申请日:2018-02-08
Applicant: 瑞萨电子株式会社
IPC: G09G3/36
Abstract: 本公开涉及图像处理装置和图像处理方法。根据一个实施例的图像处理装置基于作为第一显示器的背光控制单元的水平方向尺寸和垂直方向尺寸的第一水平方向尺寸和第一垂直方向尺寸、以及作为第二显示器的背光控制单元的水平方向尺寸和垂直方向尺寸的第二水平方向尺寸和第二垂直方向尺寸来确定多个源图像的目标分辨率,并且转换多个源图像的每个源图像的分辨率,使得多个源图像的每个源图像的分辨率变成目标分辨率。
-
公开(公告)号:CN106488244A
公开(公告)日:2017-03-08
申请号:CN201610674139.3
申请日:2016-08-16
Applicant: 瑞萨电子株式会社
IPC: H04N19/42 , H04N19/186
Abstract: 图像编码器、图像解码器和图像传输装置。有效地使用用于处理通用标准位深的彩色图像的图像编码器和图像解码器,配置能够发送/接收更高位深的单色图像的图像传输装置。图像传输装置包括:图像编码器,对高位深单色图像进行编码并且输出经编码的数据;和图像解码器,通过对经由传输路径接收的经编码的数据进行解码来产生高位深单色图像。图像编码器将输入高位深图像数据分解成与标准位深的彩色图像数据对应的多个位平面,并且对标准位深彩色图像数据进行编码。图像解码器对标准位深的彩色图像数据进行解码,并且从经解码的标准位深彩色图像数据合成高位深单色图像。
-
公开(公告)号:CN106355543A
公开(公告)日:2017-01-25
申请号:CN201610556581.6
申请日:2016-07-14
Applicant: 瑞萨电子株式会社
CPC classification number: G06F13/28 , H04N19/184 , H04N19/188 , H04N19/42 , H04N19/423 , H04N19/436 , G06T1/20 , G06F9/30101
Abstract: 本发明提供了一种数据处理系统,包括:多个数据处理装置,该多个数据处理装置基于初始设置数据并行地进行数据处理。数据处理装置各自具有唯一的ID,并且包括存储初始设置数据的多个寄存器和传送电路。传送电路接收数据包,该数据包包括作为初始设置数据的有效负载、共享信息、目的地ID和目的地地址,并且,当共享信息指示有效负载是将被共同地设置到包括其自己的数据处理装置的多个数据处理装置中的初始设置数据时,将有效负载传送至目的地地址所指示的寄存器,而不考虑在目的地ID与其自己的ID之间的不匹配。
-
公开(公告)号:CN105763872A
公开(公告)日:2016-07-13
申请号:CN201510875698.6
申请日:2015-12-03
Applicant: 瑞萨电子株式会社
Abstract: 视频编码/解码系统及其诊断方法。视频编码/解码系统包括视频编码装置和视频解码装置。视频编码装置包括用于对诊断图像或正常图像进行编码的编码部分。视频解码装置包括:解码部分,用于对由编码部分编码的图像进行解码;校验信号产生部分,用于产生解码图像的校验信号;存储部分,用于存储诊断图像的校验信号的预期值或由校验信号产生部分产生的校验信号;和比较部分,用于将存储在存储部分中的校验信号与由校验信号产生部分产生的校验信号进行比较,以便检测从视频编码装置的图像输入部分到视频解码装置的图像输出部分的所有路径中的故障。
-
-
-
-
-
-
-
-
-