-
公开(公告)号:CN102157680B
公开(公告)日:2013-03-20
申请号:CN201110048517.4
申请日:2006-11-13
Applicant: 瑞萨电子株式会社
CPC classification number: H01L43/08 , B82Y10/00 , H01L27/228 , H01L43/12
Abstract: 一种半导体器件及其制造方法,这种半导体器件具有包括TMR膜的存储单元,利用它不会使存储器精度退化。在平面图中数字线的形成区的部分中的TMR下电极上相对应的区内,选择地形成TMR元件(TMR膜、TMR上电极)。TMR上电极由30nm至100nm的Ta形成,并且在制造过程时还起硬掩模的作用。在TMR元件的整个表面和TMR下电极的上表面上形成由LT-SiN形成的夹层绝缘膜,并且形成覆盖包括TMR下电极的侧表面的整个表面而且包括LT-SiN的夹层绝缘膜。形成覆盖整个表面而且包括SiO2的夹层绝缘膜。
-
公开(公告)号:CN102157680A
公开(公告)日:2011-08-17
申请号:CN201110048517.4
申请日:2006-11-13
Applicant: 瑞萨电子株式会社
CPC classification number: H01L43/08 , B82Y10/00 , H01L27/228 , H01L43/12
Abstract: 一种半导体器件及其制造方法,这种半导体器件具有包括TMR膜的存储单元,利用它不会使存储器精度退化。在平面图中数字线的形成区的部分中的TMR下电极上相对应的区内,选择地形成TMR元件(TMR膜、TMR上电极)。TMR上电极由30nm至100nm的Ta形成,并且在制造过程时还起硬掩模的作用。在TMR元件的整个表面和TMR下电极的上表面上形成由LT-SiN形成的夹层绝缘膜,并且形成覆盖包括TMR下电极的侧表面的整个表面而且包括LT-SiN的夹层绝缘膜。形成覆盖整个表面而且包括SiO2的夹层绝缘膜。
-
公开(公告)号:CN101162755B
公开(公告)日:2011-04-13
申请号:CN200610147028.3
申请日:2006-11-13
Applicant: 瑞萨电子株式会社
IPC: H01L43/08 , H01L43/12 , H01L27/22 , H01L27/105 , H01L21/822 , G11C11/16
CPC classification number: H01L43/08 , B82Y10/00 , H01L27/228 , H01L43/12
Abstract: 一种半导体器件及其制造方法,这种半导体器件具有包括TMR膜的存储单元,利用它不会使存储器精度退化。在平面图中数字线的形成区的部分中的TMR下电极上相对应的区内,选择地形成TMR元件(TMR膜、TMR上电极)。TMR上电极由30nm至100nm的Ta形成,并且在制造过程时还起硬掩模的作用。在TMR元件的整个表面和TMR下电极的上表面上形成由LT-SiN形成的夹层绝缘膜,并且形成覆盖包括TMR下电极的侧表面的整个表面而且包括LT-SiN的夹层绝缘膜。形成覆盖整个表面而且包括SiO2的夹层绝缘膜。
-
-